移位寄存器单元及其驱动方法、栅极驱动电路和显示装置的制造方法
【技术领域】
[0001]本发明属于显示技术领域，具体涉及一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。
【背景技术】
[0002]传统显示装置的驱动方式是利用外部驱动芯片来驱动显示面板上的像素以显示影像，为了减少元件数目并降低制造成本，近年来将驱动电路的结构直接制作于显示面板上已成为主流技术，例如应用将栅极驱动电路整合于液晶面板(Gate On Array，简称GOA)的技术。
[0003]目前，驱动电路通常采用交流信号驱动，不可避免的存在一定的信号延迟效应，还增大了驱动电路的功耗，减小了驱动能力，难以适用大尺寸液晶显示装置。
【发明内容】
[0004]本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置，其使用直流电压做主晶体管的输入信号，输出稳定且驱动能力强，可大大降低电路在上拉阶段和下拉阶段的功耗。
[0005]解决本发明技术问题所采用的技术方案是该移位寄存器单元，包括输入模块、下拉控制模块、下拉模块、上拉模块和复位模块，其中:
[0006]所述输入模块，与所述上拉模块连接，用于根据第一直流电压信号以及开启信号向所述上拉模块输出上拉控制信号；
[0007]所述上拉模块，用于根据第二直流电压信号和时钟信号，通过第一输出端输出本级移位寄存信号，通过第二输出端输出下一级所述移位寄存器单元的开启信号；
[0008]所述下拉控制模块，与所述下拉模块和所述上拉模块连接，用于根据第二直流电压信号、第三直流电压信号和时钟信号，向所述下拉模块输出下拉控制信号；
[0009]所述下拉模块，与所述上拉模块连接，用于向所述上拉模块输出所述第一输出端、所述第二输出端和上拉点的下拉信号；
[0010]所述复位模块，与所述上拉模块连接，用于根据第四直流信号和复位信号向所述上拉模块输出复位信号。
[0011]优选的是，所述输入模块包括第一晶体管，其控制极与开启信号输入端连接，第一极与第一直流电压信号输入端连接，第二极与所述上拉模块连接形成上拉点。
[0012]优选的是，所述上拉模块包括第三晶体管、第八晶体管和第一电容，其中:
[0013]所述第三晶体管，其控制极与所述第一晶体管的第二极连接，第一极与第二直流电压信号输入端连接，第二极与所述下拉模块连接，其中，该第二极形成所述第一输出端；
[0014]所述第八晶体管，其控制极与所述第一晶体管的第二极连接，第一极与时钟信号输入端连接，第二极与所述第一电容的第二端连接，其中，该第二极与所述第一电容的第二端连接形成所述第二输出端；
[0015]所述第一电容，其第一端与所述第一晶体管的第二极连接；
[0016]其中，所述第一晶体管的第二极与所述第三晶体管的控制极、所述第八晶体管的控制极和所述第一电容的第一端的连接点形成上拉点。
[0017]优选的是，所述下拉控制模块包括第四晶体管、第五晶体管、第六晶体管和第九晶体管，其中:
[0018]所述第四晶体管，其控制极与时钟信号输入端连接，第一极与所述第六晶体管的控制极连接，第二极与第三直流电压信号输入端连接；
[0019]所述第五晶体管，其控制极与其第一极连接、且与第二直流电压输入端连接，第二极与所述第六晶体管的控制极连接；
[0020]所述第六晶体管，其第一极与第二直流电压信号输入端连接，第二极与所述下拉模块连接；
[0021]所述第九晶体管，其控制极与所述第一晶体管的第二极连接，第一极与所述下拉模块连接，第二极与第三直流电压输入端连接。
[0022]优选的是，所述下拉模块包括第七晶体管、第十晶体管和第十一晶体管，其中:
[0023]所述第七晶体管，其控制极与所述第六晶体管的第二极连接，第一极与所述第一电容的第二端连接，第二极与第三直流电压输入端连接；
[0024]所述第十晶体管，其控制极与所述第六晶体管的第二极连接，第一极与所述第三晶体管的控制极连接，第二极与第三直流电压信号的输入端连接；
[0025]所述第十一晶体管，其控制极与所述第六晶体管的第二极连接，第一极与所述第三晶体管的第二极连接，第二极与第三直流电压信号输入端连接；
[0026]其中，所述第七晶体管的控制极与所述第九晶体管的第一极、所述第六晶体管的第二极、所述第十晶体管的控制极和所述第十一晶体管的控制极的连接点形成下拉点。
[0027]优选的是，所述复位模块包括第二晶体管，其控制极与复位信号输入端连接，第一极与所述第三晶体管的控制极连接，第二极与第四直流电压信号输入端连接。
[0028]优选的是，所述第一晶体管至所述第十一晶体管均为N型晶体管；
[0029]或者，所述第一晶体管至所述第十一晶体管均为P型晶体管；
[0030]或者，所述第一晶体管至所述第十一晶体管部分为P型晶体管，部分为N型晶体管。
[0031]一种栅极驱动电路，包括上述的移位寄存器单元，多个所述移位寄存器单元级联连接，其中:上一级所述移位寄存器单元的第二输出端的输出信号连接该所述移位寄存器单元的输入模块，下一级所述移位寄存器单元的第二输出端的输出信号连接该所述移位寄存器单元的复位模块。
[0032]一种显示装置，包括上述的栅极驱动电路。
[0033]一种移位寄存器单元的驱动方法，包括预输出阶段、输出阶段、复位阶段和保持阶段，其中:
[0034]在预输出阶段，开启信号有效，输入模块对上拉点充电，下拉点为低电平，第一输出端输出渐升的本级移位信号；
[0035]在输出阶段，时钟信号有效，上拉点充电完成，下拉点维持低电平，第一输出端输出高电平的本级移位信号以及第二输出端输出高电平的下一级开启信号；
[0036]在复位阶段，复位信号有效，上拉点为低电平，下拉点为高电平，第二输出端复位为低电平，第一输出端输出低电平的本级移位信号；
[0037]在保持阶段，下拉点为高电平，使第一输出端的本级移位信号维持在低电平。
[0038]优选的是，在预输出阶段，开启信号为高电平，时钟信号为低电平，第一晶体管开启，对上拉点充电，第九晶体管开启，拉低下拉点电压，第八晶体管开启，第二输出端输出低电平，第一输出端输出渐升的高电平；
[0039]在输出阶段，开启信号为低电平，时钟信号为高电平，第八晶体管输入高电平并通过第一电容的自举效应，上拉点高电平继续拉升，继而第三晶体管开启，第一输出端和第二输出端均输出高电平，同时第九晶体管继续开启，使下拉点维持低电平；
[0040]在复位阶段，时钟信号和开启信号均为低电平，复位信号为高电平，上拉点电压被拉低，第三晶体管和第九晶体管关闭，下拉点由于第二直流电压信号的作用变为高电平，第七晶体管、第十晶体管和第十一晶体管开启，第七晶体管拉低第二输出端的电压，第十晶体管进一步拉低上拉点的电压，第十一晶体管拉低第一输出端的电压，第一输出端输出低电平;
[0041]在保持阶段，时钟信号为高电平，此时下拉点为高电平，第七晶体管、第十晶体管和第十一晶体管保持开启，稳定上拉点电平，使第一输出端