移位寄存单元及驱动方法、栅极驱动电路和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示装置领域，具体地，涉及一种移位寄存单元、该移位寄存单元的驱动方法，一种包括该移位寄存单元的移位寄存器、一种包括该移位寄存器的栅极驱动电路和一种包括该栅极驱动电路的显示装置。
【背景技术】
[0002]图1中所示的是移位寄存单元的一部分，如图所示，所述移位寄存单元包括上拉晶体管T1、存储电容C、时钟信号输入端CLK和信号输出端OUT。在移位寄存单元的输出阶段，上拉晶体管T1导通时，将通过时钟信号输入端CLK输入有效的信号输出至信号输出端OUT。在移位寄存单元工作周期的某些阶段(例如，移位寄存单元的复位阶段)，需要控制上拉晶体管T1截止，以避免在此阶段信号输出端存在输出，需要使得上拉晶体管T1的栅源电压差为0。
[0003]但是，随着显示装置的使用，存在上拉晶体管T1无法正常截止的情况，从而会导致异常显示。
【发明内容】
[0004]本发明的目的在于提供一种移位寄存单元、该移位寄存单元的驱动方法，一种包括该移位寄存单元的移位寄存器、一种包括该移位寄存器的栅极驱动电路和一种包括该栅极驱动电路的显示装置。所述移位寄存单元不会出现异常显示。
[0005]为了实现上述目的，作为本发明的一个方面，提供一种移位寄存单元，所述移位寄存单元包括上拉模块、时钟信号输入端、存储模块和信号输出端，所述上拉模块的输入端与所述时钟信号输入端电连接，所述上拉模块的输出端与所述信号输出端电连接，所述存储模块的一端与所述信号输出端电连接，其中，所述移位寄存单元还包括控制电压信号输入端和漏电抑制模块，所述漏电抑制模块的输出端与所述上拉模块的控制端相连，所述漏电抑制模块的第一输入端与所述控制电压信号输入端相连，所述漏电抑制模块的第二输入端与所述存储模块的另一端相连，当所述漏电抑制模块的控制端接收到有效电压信号时，将所述漏电抑制模块的第二输入端与所述上拉模块的控制端导通，当所述漏电抑制模块的控制端接收到无效电压信号时，将所述漏电抑制模块的第一输入端与所述上拉模块的控制端导通，其中，当所述上拉模块的控制端接收到的电压与所述上拉模块的输入端接收到的电压的压差不大于预设值时，所述上拉模块的输入端和输出端导通。
[0006]优选地，所述漏电抑制模块的控制端与所述漏电抑制模块的第二输入端形成为一体且与所述存储模块的另一端相连。
[0007]优选地，所述漏电抑制模块包括第一开关元件和第二开关元件，
[0008]所述第一开关元件的控制端与所述漏电抑制模块的控制端相连，所述第一开关元件的输入端与所述漏电抑制模块的第一输入端相连，所述第一开关元件的输出端与所述漏电抑制抑制模块的输出端相连，所述第一开关元件能够在所述第一开关元件的控制端接收到无效电压信号时将所述第一开关元件的输入端和输出端导通；
[0009]所述第二开关元件的输入端与所述第一开关元件的控制端相连，所述第二开关元件的输出端与所述第一开关元件的输出端相连，所述第二开关元件能够在输入端接收到有效电压信号时将所述第二开关元件的输入端和输出端导通。
[0010]优选地，所述第一开关元件包括薄膜晶体管，所述第一开关元件的栅极形成为所述第一开关元件的控制端，所述第一开关元件的第一极形成为所述第一开关元件的输入端，所述第一开关元件的第二极形成为所述第一开关元件的输出端。
[0011]优选地，所述第二开关元件包括薄膜晶体管，所述第二开关元件的栅极和该第二开关元件的第一极相连，并形成为所述第二开关元件的输入端，所述第二开关元件的第二极形成为所述第二开关元件的输出端。
[0012]优选地，所述上拉模块包括上拉晶体管，所述上拉晶体管的栅极形成为所述上拉模块的控制端，所述上拉晶体管的第一极形成为所述上拉模块的输入端，所述上拉晶体管的第二极形成为所述上拉模块的输出端。
[0013]优选地，所述上晶体管为N型晶体管。
[0014]优选地，所述存储模块包括存储电容。
[0015]作为本发明的另一个方面，提供一种移位寄存器，所述移位寄存器包括级联的多级移位寄存单元，其中，所述移位寄存单元为本发明所提供的上述移位寄存单元。
[0016]作为本发明的还一个方面，提供一种栅极驱动电路，所述栅极驱动电路包括移位寄存器，其中，所述移位寄存器为本发明所提供的上述移位寄存器。
[0017]作为本发明的又一个方面，提供一种显示装置，所述显示装置包括栅极驱动电路，其中，所述栅极驱动电路为本发明所提供的上述栅极驱动电路。
[0018]作为本发明的再一个方面，提供一种移位寄存单元的驱动方法，其特征在于，所述移位寄存单元为本发明所提供的上述的移位寄存单元，所述驱动方法的每个工作周期都包括:
[0019]在充电阶段，向时钟信号输入端提供无效电压信号，向控制电压信号输入端提供控制电压信号，向所述漏电抑制模块的控制端提供有效电压信号；
[0020]在输出阶段，向所述时钟信号输入端提供有效电压信号，向所述控制电压信号输入端提供控制电压信号，向所述漏电抑制模块控制端提供有效电压信号；
[0021]在输出下拉阶段，向所述时钟信号输入端提供无效电压信号，向所述控制电压信号输入端提供所述控制电压信号，向所述漏电抑制模块的控制端提供无效电压信号，其中，
[0022]所述控制电压信号的极性与无效的时钟信号极性相同，且所述控制电压信号的极性与无效的时钟信号的极性相同，且所述控制电压信号的绝对值大于无效的时钟信号的绝对值。
[0023]优选地，当所述上拉模块包括所述上拉晶体管、且所述上拉晶体管为N型晶体管时，通过所述时钟信号输入端输入的时钟信号的低电平为-8V，通过所述控制电压信号输入端输入的控制电压信号为-12?-16V。
[0024]在本发明所提供的移位寄存单元工作时，在输出拉低阶段，可以通过控制电压信号输入端输入确保上拉模块断开的控制电压信号，并通过漏电抑制模块将控制电压信号输入端输入的控制电压信号提供至上拉模块的控制端，从而可以确保上拉模块的输入端与信号输出端断开，以防止漏电流的产生。
【附图说明】
[0025]附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的【具体实施方式】一起用于解释本发明，但并不构成对本发明的限制。在附图中:
[0026]图1是现有的移位寄存单元的一部分的示意图；
[0027]图2是本发明所提供的移位寄存单元的一部分的示意图；
[0028]图3是本发明所提供的移位寄存单元的一种【具体实施方式】的一部分的示意图；
[0029]图4是本发明所提供的移位寄存单元在工作时，各个信号的时序图。