[0030]附图标记说明
[0031]100:上拉模块200:存储模块
[0032]300:漏电抑制模块
【具体实施方式】
[0033]以下结合附图对本发明的【具体实施方式】进行详细说明。应当理解的是，此处所描述的【具体实施方式】仅用于说明和解释本发明，并不用于限制本发明。
[0034]在本方中，所谓的“有效电平信号”是指能够控制上拉模块的输入端和输出端导通的信号，所谓的“无效电平信号”是指能够控制上拉模块的输入端和输出端断开的信号。
[0035]作为本发明的一个方面，提供一种移位寄存单元，如图2所示，所述移位寄存单元包括上拉模块100、时钟信号输入端CLK、存储模块200和信号输出端OUT。上拉模块100的输入端与时钟信号输入端CLK电连接，上拉模块100的输出端与信号输出端OUT电连接，存储模块100的一端与信号输出端OUT电连接。其中，所述移位寄存单元还包括控制电压信号输入端VGL和漏电抑制模块300，该漏电抑制模块300的输出端与上拉模块100的控制端相连，漏电抑制模块300的第一输入端与控制电压信号输入端VGL相连，漏电抑制模块300的第二输入端与存储模块200的另一端相连。当漏电抑制模块300的控制端接收到有效电压信号时，将漏电抑制模块300的第二输入端与上拉模块100的控制端导通；当漏电抑制模块300的控制端接收到无效电压信号时，将该漏电抑制模块300的第一输入端与上拉模块100的控制端导通。其中，当上拉模块100的控制端接收到的电压与上拉模块100的输入端接收到的电压的压差不大于预设值时，上拉模块100的输入端和输出端导通。
[0036]当本发明所提供的移位寄存单元用于显示装置中时，可以向控制电压信号输入端VGL提供一个控制电压信号。并且，存储模块200的另一端形成为所述移位寄存单元的上拉节点PU。
[0037 ]当漏电抑制模块300的第一输入端与上拉模块100的控制端导通时，控制电压信号输入端VGL与上拉模块100的控制端导通，此时，可以通过控制电压信号输入端VGL输入一个无效电压信号，从而可以使得上拉模块100的输入端和输出端断开。
[0038]当漏电抑制模块300的第二输入端与上拉模块100的控制端导通时，上拉节点PU与上拉模块100的控制端导通。如果上拉节点PU的电平足够高，那么上拉模块100的输入端和输出端则可以导通。
[0039]通过控制漏电抑制模块300的第一输入端与输出端导通的时间、以及通过设计控制电压信号输入端VGL输入的控制电压信号的大小，则可以实现控制上拉模块100的控制端接收到的电压，进而实现控制上拉模块100的通断。
[0040]本发明所提供的移位寄存单元用于显示装置中，下面结合图4中的信号时序图对本发明所提供的移位寄存单元的工作周期进行详细的介绍。
[0041 ]当所述移位寄存单元工作时，向控制电压信号输入端VGL输入控制电压信号，该控制电压信号的极性与无效的时钟信号的极性相同，且控制电压信号的绝对值大于无效的时钟信号的绝对值。
[0042]容易理解的是，所述移位寄存单元包括信号输入端，在图4中，IN表示的信号时序图即为通过所述信号输入端输入的信号的时序。如图中所示，可以始终向控制电压信号输入端VGL输入
[0043]在预充电阶段tl，时钟信号输入端CLK输入的时钟信号为无效电压信号，此时，通过信号输入端向储能模块200充入有效电压信号，使得上拉节点PU的电位达到有效电压信号。在此阶段，可以向漏电抑制模块200的控制端提供有效电压信号，从而将漏电抑制模块200的第二输入端与上拉模块100的控制端导通，S卩，将上拉节点PU与上拉模块100的控制端导通。由于上拉节点PU此时的电压为有效电压，因此，上拉模块100的输入端和输出端导通，使得信号输出端OUT输出无效的时钟信号。
[0044]在输出阶段t2，通过时钟信号输入端CLK输入有效的时钟信号，输入端与存储模块200断开，在存储模块200的自举作用下，使得上拉节点处的电压仍然为有效电压。在此阶段，向漏电抑制模块300的控制端提供有效信号，使得漏电抑制模块300的第二输入端(SP，上拉节点PU)与上拉模块100的控制端导通，因此，上拉模块100的控制端为有效电压，因此，漏电抑制模块300的第二输入端与上拉模块100的控制端导通。因此，上拉模块100的输入端与信号输出端OUT导通，使得信号输出端OUT输出有效的信号。
[0045]在输出拉低阶段t3，可以向漏电抑制模块300的控制端提供无效电压信号，从而使得漏电抑制模块300的第一信号输入端与上拉模块100的控制端导通，通过控制电压信号输入端VGL输入的控制电压信号被输送至上拉模块100，从而可以确保上拉模块100的输入端断开，防止上拉模块100的输入端也输出端之间出现影响正常输出信号的漏电流，从而可以防止非正常显示的出现。
[0046]由此可知，在本发明所提供的移位寄存单元工作时，在输出拉低阶段，可以通过控制电压信号输入端VGL输入确保上拉模块100断开的控制电压信号，并通过漏电抑制模块300将控制电压信号输入端VGL输入的控制电压信号提供至上拉模块100的控制端，从而可以确保上拉模块100的输入端与信号输出端断开，以防止漏电流的产生。
[0047]在本发明中，对漏电抑制模块300的具体结构并没有特殊的限制。为了简化结构，优选地，如图2所示，漏电抑制模块300的控制端与该漏电抑制模块300的第二输入端形成为一体，并且都与存储模块200的另一端(S卩，上拉节点PU)相连。
[0048]在本发明中，对漏电抑制模块300的具体结构也没有特殊的限制，例如，如图3中所示，漏电抑制模块300包括第一开关元件T3和第二开关元件T2。
[0049]第一开关元件T3的控制端与存储模块200的控制端相连，第一开关元件T3的输入端与控制电压信号输入端VGL相连，第一开关元件T3的输出端与上拉模块100的控制端相连，第一开关元件T3能够在该第一开关元件T3的控制端接收到无效电压信号时将该第一开关元件T3的输入端和输出端导通。
[0050]第二开关元件Τ2的输入端与该第一开关元件Τ2的控制端相连，第二开关元件Τ2的输出端与第一开关元件Τ3的输出端相连，第二开关元件Τ2能够在其输入端接收到有效电压信号时将该第二开关元件Τ2的输入端和输出端导通。
[0051]当接收到有效电压信号时，第一开关元件Τ3是截止的，第二开关元件Τ2是导通的，当接收到无效电压信号时，第一开关元件Τ3是导通的，第二开关元件Τ2是截止的。
[0052]作为本发明的一种优选实施方式，如图3中所示，第一开关元件Τ3包括薄膜晶体管，第一开关元件Τ3的栅极形成为该第一开关元件的控制端，第一开