一种移位寄存器、栅极驱动电路及显示面板的制作方法
【专利摘要】本发明公开了一种移位寄存器、栅极驱动电路及显示面板，该移位寄存器包括：控制模块和输出模块；其中，控制模块用于在输入信号端的控制下，将第一参考信号端的信号输出到控制节点，以及在复位信号端或控制节点的控制下，将第二参考信号端的信号输出到控制节点；输出模块用于在控制节点的控制下，选择将时钟信号端的信号或第二参考信号端的信号通过扫描信号输出端输出。本发明实施例提供的上述移位寄存器，通过控制模块和输出模块可以实现扫描信号的正常输出，同时该移位寄存器仅包括控制模块和输出模块，其结构简单功耗低，且有利于实现显示面板的窄边框设计及降低生产成本。
【专利说明】
一种移位寄存器、栅极驱动电路及显示面板
技术领域
[0001]本发明涉及显示技术领域，尤其涉及一种移位寄存器、栅极驱动电路及显示面板。
【背景技术】
[0002]目前，随着显示技术的发展，显示面板业竞争越来越激烈，降低显示面板的生产成本成为面板商提高竞争力的首选方案，而为了降低显示面板的生产成本，一般地，相关技术领域的技术人员利用显示面板的边缘搭建栅极驱动电路，栅极驱动电路包括多个移位寄存器，每个移位寄存器对应一条栅线，多个移位寄存器采用级联方式设置，相邻两个移位寄存器之间有逐级传递的触发信号，每个移位寄存器接收到触发信号后，向对应栅线输出栅线扫描信号，并把触发信号输送给下一级单元电路以实现栅极驱动的功能，这样的设计可以省去在显示面板的边框区域单独设置栅极驱动芯片，有利于实现显示面板的窄边框设计，同时降低了相关产品的生产成本，提高了显示产品的市场竞争力。
[0003]—般地，栅极驱动电路可以以覆晶薄膜封装方式或者将驱动芯片直接绑定在玻璃基板上的封装方式设置在显示面板中，也可以采用开关晶体管构成集成电路单元的方式形成在显示面板上。现有的栅极驱动电路中的移位寄存器电路结构比较复杂，如图1所示，其制作成本高，且不利于显示面板实现窄边框。
[0004]因此，如何简化移位寄存器电路的结构，降低生产成本，实现显示面板的窄边框设计，是本领域技术人员亟待解决的技术问题。
【发明内容】
[0005]本发明实施例提供了一种移位寄存器、栅极驱动电路及显示面板，用以解决现有技术中存在的移位寄存器电路结构比较复杂，其制作成本高，且不利于显示面板实现窄边框的问题。
[0006]本发明实施例提供了一种移位寄存器，包括:控制模块和输出模块;其中，
[0007]所述控制模块的第一控制端与信号输入端相连，第二控制端与复位信号端相连，第三控制端与控制节点相连，第一输入端与第一参考信号端相连，第二输入端与第二参考信号端相连，输出端与所述控制节点相连;所述控制模块用于在所述输入信号端的控制下，将所述第一参考信号端的信号输出到所述控制节点，以及在所述复位信号端或所述控制节点的控制下，将所述第二参考信号端的信号输出到所述控制节点；
[0008]所述输出模块的控制端与所述控制节点相连，第一输入端与时钟信号端相连，第二输入端与所述第二参考信号端相连，输出端与扫描信号输出端相连;所述输出模块用于在所述控制节点的控制下，选择将所述时钟信号端的信号或所述第二参考信号端的信号通过所述扫描信号输出端输出。
[0009]在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述控制模块，包括:上拉单元和下拉单元;其中，
[0010]所述上拉单元的控制端与所述信号输入端相连，输入端与所述第一参考信号端相连，输出端与所述控制节点相连;所述上拉单元用于在所述信号输入端的控制下，将所述第一参考信号端的信号输出到所述控制节点；
[0011]所述下拉单元的第一控制端与所述复位信号端相连，第二控制端与所述控制节点相连，输入端与所述第二参考信号端相连，输出端与所述控制节点相连;所述下拉单元用于在所述复位信号端或所述控制节点的控制下，将所述第二参考信号端的信号输出到所述控制节点。
[0012]在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述下拉单元，包括:复位单元和节点下拉单元;其中，
[0013]所述复位单元的控制端与所述复位信号端相连，输入端与所述第二参考信号端相连，输出端与所述控制节点相连;所述复位单元用于在所述复位信号端的控制下，将所述第二参考信号端的信号输出到所述控制节点；
[0014]所述节点下拉单元的控制端和输出端均与所述控制节点相连，输入端与所述第二参考信号端相连;所述节点下拉单元用于在所述控制节点的控制下，将所述第二参考信号端的信号输出到所述控制节点。
[0015]在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述复位单元，包括:第一开关晶体管；
[0016]所述第一开关晶体管的栅极与所述复位信号端相连，源极与所述第二参考信号端相连，漏极与所述控制节点相连。
[0017]在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述节点下拉单元，包括:第二开关晶体管；
[0018]所述第二开关晶体管的栅极和漏极均与所述控制节点相连，源极与所述第二参考信号端相连。
[0019]在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述上拉单元，包括:第三开关晶体管；
[0020]所述第三开关晶体管的栅极与所述信号输入端相连，源极与所述第一参考信号端相连，漏极与所述控制节点相连。
[0021]在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述输出模块，包括:第一输出单元和第二输出单元;其中，
[0022]所述第一输出单元的控制端与所述控制节点相连，输入端与所述时钟信号端相连，输出端与所述扫描信号输出端相连;所述第一输出单元用于在所述控制节点的控制下，将所述时钟信号端的信号通过所述扫描信号输出端输出；
[0023]所述第二输出单元的控制端与所述控制节点相连，输入端与所述第二参考信号端相连，输出端与所述扫描信号输出端相连;所述第二输出单元用于在所述控制节点的控制下，将所述第二参考信号端的信号通过所述扫描信号输出端输出。
[0024]在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第一输出单元，包括:第四开关晶体管和电容;其中，
[0025]所述第四开关晶体管的栅极与所述控制节点相连，源极与所述时钟信号端相连，漏极与所述扫描信号输出端相连；
[0026]所述电容连接于所述控制节点与所述扫描信号输出端之间。
[0027]在一种可能的实施方式中，本发明实施例提供的上述移位寄存器中，所述第二输出单元，包括:第五开关晶体管；
[0028]所述第五开关晶体管的栅极与所述控制节点相连，源极与所述第二参考信号端相连，漏极与所述扫描信号输出端相连。
[0029]本发明实施例提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述移位寄存器，除第一级移位寄存器和最后一级移位寄存器之外，其余每级移位寄存器的扫描信号输出端均向与其相邻的下一级移位寄存器的信号输入端输入触发信号，并向与其相邻的上一级移位寄存器的复位信号端输入复位信号;第一级移位寄存器的扫描信号输出端向第二级移位寄存器的信号输入端输入触发信号;最后一级移位寄存器的扫描信号输出端向与其相邻的上一级移位寄存器的复位信号端输入复位信号。
[0030]本发明实施例提供了一种显示面板，包括本发明实施例提供的上述栅极驱动电路。
[0031]本发明实施例的有益效果包括:
[0032]本发明实施例提供了一种移位寄存器、栅极驱动电路及显示面板，该移位寄存器包括:控制模块和输出模块;其中，控制模块的第一控制端与信号输入端相连，第二控制端与复位信号端相连，第三控制端与控制节点相连，第一输入端与第一参考信号端相连，第二输入端与第二参考信号端相连，输出端与控制节点相连;控制模块用于在输入信号端的控制下，将第一参考信号端的信号输出到控制节点，以及在复位信号端或控制节点的控制下，将第二参考信号端的信号输出到控制节点；输出模块的控制端与控制节点相连，第一输入端与时钟信号端相连，第二输入端与第二参考信号端相连，输出端与扫描信号输出端相连；输出模块用于在控制节点的控制下，选择将时钟信号端的信号或第二参考信号端的信号通过扫描信号输出端输出。本发明实施例提供的上述移位寄存器，通过控制模块和输出模块可以实现扫描信号的正常输出，同时该移位寄存器仅包括控制模块和输出模块，其结构简单功耗低，且有利于实现显示面板的窄边框设计及降低生产成本。
【附图说明】
[0033]图1为现有技术中移位寄存器的电路结构示意图；
[0034]图2-图4分别为本发明实施例提供的移位寄存器的电路结构示意图；
[0035]图5为本发明实施例提供的移位寄存器的具体电路结构示意图；
[0036]图6为本发明实施例提供的移位寄存器的工作时序图；
[0037]图7为本发明实施例提供的栅极驱动电路的结构示意图。
【具体实施方式】
[0038]下面结合附图，对本发明实施例提供的移位寄存器、栅极驱动电路及显示面板的【具体实施方式】进行详细的说明。
[0039]本发明实施例提供了一种移位寄存器，如图2所示，可以包括:控制模块01和输出模块02;其中，
[0040]控制模块01的第一控制端与信号输入端Input相连，第二控制端与复位信号端Reset相连，第三控制端与控制节点P相连，第一输入端与第一参考信号端Vrefl相连，第二输入端与第二参考信号端Vref2相连，输出端与控制节点P相连;控制模块Ol用于在输入信号端Input的控制下，将第一参考信号端Vrefl的信号输出到控制节点P，以及在复位信号端Reset或控制节点P的控制下，将第二参考信号端Vref2的信号输出到控制节点P;
[0041]输出模块02的控制端与控制节点P相连，第一输入端与时钟信号端CLK相连，第二输入端与第二参考信号端Vref 2相连，输出端与扫描信号输出端Out相连;输出模块02用于在控制节点P的控制下，选择将时钟信号端CLK的信号或第二参考信号端Vref2的信号通过扫描信号输出端Out输出。
[0042]本发明实施例提供的上述移位寄存器，通过控制模块和输出模块可以实现扫描信号的正常输出，同时该移位寄存器仅包括控制模块和输出模块，其结构简单功耗低，且有利于实现显示面板的窄边框设计及降低生产成本。
[0043]在具体实施时，本发明实施例提供的上述移位寄存器中，如图3所示，控制模块01可以包括:上拉单元011和下拉单元012;其中，
[0044]上拉单元011的控制端与信号输入端Input相连，输入端与第一参考信号端Vrefl相连，输出端与控制节点P相连;上拉单元011用于在信号输入端Input的控制下，将第一参考信号端Vrefl的信号输出到控制节点P;
[0045]下拉单元012的第一控制端与复位信号端Reset相连，第二控制端与控制节点P相连，输入端与第二参考信号端Vref2相连，输出端与控制节点P相连;下拉单元012用于在复位信号端Reset或控制节点P的控制下，将第二参考信号端Vref2的信号输出到控制节点P。
[0046]具体地，本发明实施例提供的上述移位寄存器中，控制模块可以包括上拉单元和下拉单元，二者分别在各自的控制信号端的控制下，将第一参考信号端的信号或第二参考信号端的信号输出到控制节点，从而改变控制节点的的电位。
[0047]在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，下拉单元012可以包括:复位单元0121和节点下拉单元0122;其中，
[0048]复位单元0121的控制端与复位信号端Reset相连，输入端与第二参考信号端Vref2相连，输出端与控制节点P相连;复位单元0121用于在复位信号端Reset的控制下，将第二参考信号端Vref2的信号输出到控制节点P;
[0049]节点下拉单元0122的控制端和输出端均与控制节点P相连，输入端与第二参考信号端Vref2相连;节点下拉单元0122用于在控制节点P的控制下，将第二参考信号端Vref 2的信号输出到控制节点P。
[0050]具体地，本发明实施例提供的上述移位寄存器中，下拉单元可以包括复位单元和节点下拉单元，二者分别在复位信号端和控制节点的控制下，将第二参考信号端的信号输出到控制节点，从而改变控制节点的电位。
[0051]在具体实施时，本发明实施例提供的上述移位寄存器中，如图5所示，复位单元0121可以包括:第一开关晶体管Tl;第一开关晶体管Tl的栅极与复位信号端Reset相连，源极与第二参考信号端Vref2相连，漏极与控制节点P相连。具体地，第一开关晶体管可以在复位信号端的控制下导通，导通的第一开关晶体管可以将第二参考信号端的信号输出到控制节点。
[0052]在具体实施时，本发明实施例提供的上述移位寄存器中，如图5所示，节点下拉单元0122可以包括:第二开关晶体管T2;第二开关晶体管T2的栅极和漏极均与控制节点P相连，源极与第二参考信号端Vref2相连。具体地，第二开关晶体管可以在控制节点的控制下导通，导通的第二开关晶体管可以将第二参考信号端的信号输出到控制节点，对控制节点进行放噪处理。
[0053]在具体实施时，本发明实施例提供的上述移位寄存器中，如图5所示，上拉单元011包括:第三开关晶体管T3;第三开关晶体管T3的栅极与信号输入端Input相连，源极与第一参考信号端Vrefl相连，漏极与控制节点P相连。具体地，第三开关晶体管可以在信号输入端的控制下导通，导通的第三开关晶体管可以将第一参考信号端的信号输出到控制节点。
[0054]在具体实施时，本发明实施例提供的上述移位寄存器中，如图4所示，输出模块02可以包括:第一输出单元021和第二输出单元022;其中，第一输出单元021的控制端与控制节点P相连，输入端与时钟信号端CLK相连，输出端与扫描信号输出端Out相连;第一输出单元021用于在控制节点P的控制下，将时钟信号端CLK的信号通过扫描信号输出端Out输出；第二输出单元022的控制端与控制节点P相连，输入端与第二参考信号端Vref2相连，输出端与扫描信号输出端Out相连;第二输出单元022用于在控制节点P的控制下，将第二参考信号端Vref 2的信号通过扫描信号输出端Out输出。
[0055]具体地，本发明实施例提供的上述移位寄存器中，输出模块可以包括第一输出单元和第二输出单元，二者分别在控制节点的控制下，将时钟信号端的信号和第二参考信号端的信号在对应阶段输出，以实现扫描信号的正常输出。
[0056]在具体实施时，本发明实施例提供的上述移位寄存器中，如图5所示，第一输出单元021可以包括:第四开关晶体管T4和电容C;其中，第四开关晶体管T4的栅极与控制节点P相连，源极与时钟信号端CLK相连，漏极与扫描信号输出端Out相连;电容C连接于控制节点P与扫描信号输出端Out之间。具体地，第四开关晶体管可以在控制节点的控制下导通，导通的第四开关晶体管可以将时钟信号端的信号通过扫描信号输出端输出；电容可以通过耦合自举作用维持或改变控制节点的电位。
[0057]在具体实施时，本发明实施例提供的上述移位寄存器中，如图5所示，第二输出单元022可以包括:第五开关晶体管T5;第五开关晶体管T5的栅极与控制节点P相连，源极与第二参考信号端Vref2相连，漏极与扫描信号输出端Out相连。具体地，第五开关晶体管可以在控制节点的控制下导通，导通的第五开关晶体管可以将第二参考信号端的信号通过扫描信号输出端输出。
[0058]需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideSemiconductor)，在此不做限定。在具体实施中，这些晶体管的源极和漏极可以互换，不做具体区分。在描述具体实施例时以薄膜晶体管为例进行说明。
[0059]下面结合图5所示的移位寄存器以及图6所示的图5的输入输出时序图，对本发明实施例提供的移位寄存器的工作过程作以描述。具体地，选取如图6所示的输入输出时序图中的tl?t3三个阶段。下述描述中以I表示高电平信号，O表示低电平信号。
[0060]在11阶段，Input= I ,CLK = O ,Reset = O ,Vref I = I，Vref2 = 0。由于Reset = 0，因此第一开关晶体管Tl (第一开关晶体管为N型晶体管)截止；由于Input = I,因此第三开关晶体管T3导通(第三开关晶体管为N型晶体管)，导通的第三开关晶体管T3将第一参考信号端Vrefl的信号输出到控制节点P;由于Vrefl = I,因此控制节点P的电位被拉高，同时对电容C充电；由于控制节点P的电位被拉高，因此使得第四开关晶体管T4导通(第四开关晶体管为N型晶体管)、第五开关晶体管Τ5和第二开关晶体管Τ2截止(第二、第五开关晶体管为P型晶体管)；导通的第四开关晶体管Τ4将时钟信号端CLK的信号通过扫描信号输出端Out输出，此时CLK = O,因此该阶段扫描信号输出端Out输出低电平信号。另外，第二开关晶体管T2的尺寸小于第五开关晶体管T5的尺寸，这样可以防止控制节点向第二参考信号端漏电，从而保证扫描信号输出端Out稳定输出信号。
[0061 ]在t2阶段，Input = O，CLK= I ,Reset = O ,Vref I = I，Vref2 = 0。由于Reset = 0，因此第一开关晶体管Tl截止；由于Input = O,因此第三开关晶体管T3截止。此阶段控制节点在电容C的耦合自举作用下，保持上一阶段的高电位，因此使得第四开关晶体管T4继续导通、第五开关晶体管T5和第二开关晶体管T2继续截止；导通的第四开关晶体管T4将时钟信号端CLK的信号通过扫描信号输出端Out输出，此时CLK= I，因此该阶段扫描信号输出端Out输出高电平信号。
[0062]在t3阶段，Input= O，CLK = O ,Reset = I ,Vrefl = I，Vref2 = 0。由于Input = 0，因此第三开关晶体管T3截止；由于Reset = I,因此第一开关晶体管Tl导通，导通的第一开关晶体管Tl将第二参考信号端Vref2的信号输出到控制节点P，由于Vref2 = 0，因此控制节点P的电位被拉低，使得第四开关晶体管T4截止、第五开关晶体管T5和第二开关晶体管T2导通;导通的第二开关晶体管T2将第二参考信号端Vref2的信号输出到控制节点P，对控制节点P进行放噪处理;导通的第五开关晶体管T5将第二参考信号端Vref2的信号通过扫描信号输出端Out输出，由于Vref2 = 0，因此该阶段扫描信号输出端Out输出低电平信号。
[0063]此后，由于t3阶段通过导通的第一开关晶体管Tl对控制节点P进行了放电处理，从而使得第二开关晶体管T2和第五开关晶体管T5导通，进而将控制节点P和扫描信号输出端Out进行放噪处理，使得时钟信号端CLK产生的耦合噪声电压信号得以消除，保证扫描信号输出端O u t的低电平信号稳定输出，保证了信号输出的稳定性。接下来的时刻，时钟信号端CLK产生的耦合噪声一直处于放噪状态，直到下一帧到来，信号输入端Input输入高电平开启信号，移位寄存器将重复上述3个工作阶段。
[0064]基于同一发明构思，本发明实施例提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述移位寄存器，除第一级移位寄存器和最后一级移位寄存器之外，其余每级移位寄存器的扫描信号输出端均向与其相邻的下一级移位寄存器的信号输入端输入触发信号，并向与其相邻的上一级移位寄存器的复位信号端输入复位信号;第一级移位寄存器的扫描信号输出端向第二级移位寄存器的信号输入端输入触发信号;最后一级移位寄存器的扫描信号输出端向与其相邻的上一级移位寄存器的复位信号端输入复位信号。
[0065]具体地，为了方便说明，图7中仅示出了八个移位寄存器，分别为第I级移位寄存器、第2级移位寄存器、第3级移位寄存器、第4级移位寄存器、第N-3级移位寄存器、第N-2级移位寄存器、第N-1级移位寄存器、第N级移位寄存器。其中，除第I级和第N级移位寄存器外，其余每级移位寄存器的扫描信号输出端Out不仅向与其连接的栅线输出栅开启信号，还向与其相邻的下一级移位寄存器的信号输入端输入触发信号，并向与其相邻的上一级移位寄存器的复位信号端输入复位信号;第I级移位寄存器的扫描信号输出端Out不仅向与其连接的栅线输出栅开启信号，还向第2级移位寄存器的信号输入端输入触发信号；第N级移位寄存器的扫描信号输出端Out不仅向与其连接的栅线输出栅开启信号，还向第N-1级移位寄存器的复位信号端输入复位信号。
[0066]基于同一发明构思，本发明实施例提供了一种显示面板，包括本发明实施例提供的上述栅极驱动电路。该显示面板可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示面板解决问题的原理与栅极驱动电路相似，因此该显示面板的实施可以参见上述栅极驱动电路的实施，重复之处不再赘述。
[0067]本发明实施例提供了一种移位寄存器、栅极驱动电路及显示面板，该移位寄存器包括:控制模块和输出模块;其中，控制模块的第一控制端与信号输入端相连，第二控制端与复位信号端相连，第三控制端与控制节点相连，第一输入端与第一参考信号端相连，第二输入端与第二参考信号端相连，输出端与控制节点相连;控制模块用于在输入信号端的控制下，将第一参考信号端的信号输出到控制节点，以及在复位信号端或控制节点的控制下，将第二参考信号端的信号输出到控制节点；输出模块的控制端与控制节点相连，第一输入端与时钟信号端相连，第二输入端与第二参考信号端相连，输出端与扫描信号输出端相连；输出模块用于在控制节点的控制下，选择将时钟信号端的信号或第二参考信号端的信号通过扫描信号输出端输出。本发明实施例提供的上述移位寄存器，通过控制模块和输出模块可以实现扫描信号的正常输出，同时该移位寄存器仅包括控制模块和输出模块，其结构简单功耗低，且有利于实现显示面板的窄边框设计及降低生产成本。
[0068]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种移位寄存器，其特征在于，包括:控制模块和输出模块;其中， 所述控制模块的第一控制端与信号输入端相连，第二控制端与复位信号端相连，第三控制端与控制节点相连，第一输入端与第一参考信号端相连，第二输入端与第二参考信号端相连，输出端与所述控制节点相连;所述控制模块用于在所述输入信号端的控制下，将所述第一参考信号端的信号输出到所述控制节点，以及在所述复位信号端或所述控制节点的控制下，将所述第二参考信号端的信号输出到所述控制节点； 所述输出模块的控制端与所述控制节点相连，第一输入端与时钟信号端相连，第二输入端与所述第二参考信号端相连，输出端与扫描信号输出端相连;所述输出模块用于在所述控制节点的控制下，选择将所述时钟信号端的信号或所述第二参考信号端的信号通过所述扫描信号输出端输出。2.如权利要求1所述的移位寄存器，其特征在于，所述控制模块，包括:上拉单元和下拉单元;其中， 所述上拉单元的控制端与所述信号输入端相连，输入端与所述第一参考信号端相连，输出端与所述控制节点相连;所述上拉单元用于在所述信号输入端的控制下，将所述第一参考信号端的信号输出到所述控制节点； 所述下拉单元的第一控制端与所述复位信号端相连，第二控制端与所述控制节点相连，输入端与所述第二参考信号端相连，输出端与所述控制节点相连;所述下拉单元用于在所述复位信号端或所述控制节点的控制下，将所述第二参考信号端的信号输出到所述控制节点。3.如权利要求2所述的移位寄存器，其特征在于，所述下拉单元，包括:复位单元和节点下拉单元;其中， 所述复位单元的控制端与所述复位信号端相连，输入端与所述第二参考信号端相连，输出端与所述控制节点相连;所述复位单元用于在所述复位信号端的控制下，将所述第二参考信号端的信号输出到所述控制节点； 所述节点下拉单元的控制端和输出端均与所述控制节点相连，输入端与所述第二参考信号端相连;所述节点下拉单元用于在所述控制节点的控制下，将所述第二参考信号端的信号输出到所述控制节点。4.如权利要求3所述的移位寄存器，其特征在于，所述复位单元，包括:第一开关晶体管； 所述第一开关晶体管的栅极与所述复位信号端相连，源极与所述第二参考信号端相连，漏极与所述控制节点相连。5.如权利要求3所述的移位寄存器，其特征在于，所述节点下拉单元，包括:第二开关晶体管； 所述第二开关晶体管的栅极和漏极均与所述控制节点相连，源极与所述第二参考信号端相连。6.如权利要求2所述的移位寄存器，其特征在于，所述上拉单元，包括:第三开关晶体管； 所述第三开关晶体管的栅极与所述信号输入端相连，源极与所述第一参考信号端相连，漏极与所述控制节点相连。7.如权利要求1-6任一项所述的移位寄存器，其特征在于，所述输出模块，包括:第一输出单元和第二输出单元;其中， 所述第一输出单元的控制端与所述控制节点相连，输入端与所述时钟信号端相连，输出端与所述扫描信号输出端相连;所述第一输出单元用于在所述控制节点的控制下，将所述时钟信号端的信号通过所述扫描信号输出端输出； 所述第二输出单元的控制端与所述控制节点相连，输入端与所述第二参考信号端相连，输出端与所述扫描信号输出端相连;所述第二输出单元用于在所述控制节点的控制下，将所述第二参考信号端的信号通过所述扫描信号输出端输出。8.如权利要求7所述的移位寄存器，其特征在于，所述第一输出单元，包括:第四开关晶体管和电容;其中， 所述第四开关晶体管的栅极与所述控制节点相连，源极与所述时钟信号端相连，漏极与所述扫描信号输出端相连； 所述电容连接于所述控制节点与所述扫描信号输出端之间。9.如权利要求7所述的移位寄存器，其特征在于，所述第二输出单元，包括:第五开关晶体管； 所述第五开关晶体管的栅极与所述控制节点相连，源极与所述第二参考信号端相连，漏极与所述扫描信号输出端相连。10.—种栅极驱动电路，其特征在于，包括级联的多个如权利要求1-9任一项所述的移位寄存器，除第一级移位寄存器和最后一级移位寄存器之外，其余每级移位寄存器的扫描信号输出端均向与其相邻的下一级移位寄存器的信号输入端输入触发信号，并向与其相邻的上一级移位寄存器的复位信号端输入复位信号;第一级移位寄存器的扫描信号输出端向第二级移位寄存器的信号输入端输入触发信号;最后一级移位寄存器的扫描信号输出端向与其相邻的上一级移位寄存器的复位信号端输入复位信号。11.一种显示面板，其特征在于，包括如权利要求10所述的栅极驱动电路。
【文档编号】G09G3/20GK105869562SQ201610366349
【公开日】2016年8月17日
【申请日】2016年5月27日
【发明人】徐飞, 洪俊
【申请人】京东方科技集团股份有限公司, 合肥京东方光电科技有限公司