信号输出端连接；
[0117]除了最后一级移位寄存器单元，每一移位寄存器单元的复位端与相邻下一级移位寄存器单元的栅极驱动信号输出端连接。
[0118]本实用新型实施例所述的显示装置包括上述的栅极驱动电路。
[0119]以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
【主权项】
1.一种移位寄存器单元，其特征在于，包括: 栅极驱动信号输出端； 上拉控制单元，分别与所述栅极驱动信号输出端和上拉节点连接，用于在每一显示周期的输入阶段和输出阶段控制上拉所述上拉节点的电位，在每一显示周期的输出阶段控制所述栅极驱动信号输出端输出高电平； 下拉单元，分别与下拉节点和所述栅极驱动信号输出端连接，用于在每一显示周期的下拉保持阶段在所述下拉节点的控制下控制所述栅极驱动信号输出端输出低电平； 下拉节点控制单元，分别与第一时钟信号输入端、上拉节点、下拉节点、下拉控制节点和低电平输入端连接，用于在每一显示周期的输入阶段和输出阶段在所述上拉节点的控制下控制所述下拉节点与所述低电平输入端连接，在每一显示周期的下拉保持阶段在所述下拉控制节点的控制下控制所述下拉节点与所述第一时钟信号输入端连接;以及， 下拉控制节点控制单元，分别与所述第一时钟信号输入端、第二时钟信号输入端和所述低电平输入端连接，用于在每一显示周期的下拉保持阶段当第一时钟信号为高电平时控制所述下拉控制节点与所述第一时钟信号输入端连接，在每一显示周期的下拉保持阶段当第二时钟信号为高电平时控制所述下拉控制节点与所述低电平输入端连接； 在每一显示周期的下拉保持阶段，所述第一时钟信号和所述第二时钟信号反相。2.如权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制节点控制单元包括: 第一下拉控制节点控制模块，分别与所述下拉控制节点、所述第二时钟信号输入端和所述低电平输入端连接，用于在每一显示周期的下拉保持阶段当第二时钟信号为高电平时控制所述下拉控制节点与所述低电平输入端连接;以及， 第二下拉控制节点控制模块，分别与所述第一时钟信号输入端和所述下拉控制节点连接，用于在每一显示周期的下拉保持阶段当第一时钟信号为高电平时控制所述下拉控制节点与所述第一时钟信号输入端连接。3.如权利要求2所述的移位寄存器单元，其特征在于，所述第一下拉控制节点控制模块包括:第一下拉控制节点控制晶体管，栅极与所述第二时钟信号输入端连接，第一极与所述下拉控制节点连接，第二极与所述低电平输入端连接。4.如权利要求3所述的移位寄存器单元，其特征在于，所述第二下拉控制节点控制模块包括:第二下拉控制节点控制晶体管，栅极和第一极都与所述第一时钟信号输入端连接，第二极与所述下拉控制节点连接。5.如权利要求2至4中任一权利要求所述的移位寄存器单元，其特征在于，所述下拉控制节点控制单元还包括:第三下拉控制节点控制模块，分别与所述下拉控制节点、所述上拉节点和所述低电平输入端连接，用于在每一显示周期的输入阶段和输出阶段在所述上拉节点的控制下控制所述下拉控制节点与所述低电平输入端连接。6.如权利要求5所述的移位寄存器单元，其特征在于，所述第三下拉控制节点控制模块包括:第三下拉控制节点控制晶体管，栅极与所述上拉节点连接，第一极与所述下拉控制节点连接，第二极与所述低电平输入端连接。7.如权利要求1至4中任一权利要求所述的移位寄存器单元，其特征在于，所述下拉节点控制单元包括: 第一下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极与所述低电平输入端连接;以及， 第二下拉节点控制晶体管，栅极与所述下拉控制节点连接，第一极与所述第一时钟信号输入端连接，第二极与所述下拉节点连接； 所述下拉单元包括:下拉晶体管，栅极与所述下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述低电平输入端连接。8.如权利要求1至4中任一权利要求所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括输入端;所述上拉控制单元包括: 输入模块，分别与所述输入端和所述上拉节点连接，用于在每一显示周期的输入阶段将所述上拉节点的电位上拉为高电平； 存储电容，第一端与所述上拉节点连接，第二端与所述栅极驱动信号输出端连接，用于在每一显示周期的输出阶段自举拉升所述上拉节点的电位； 上拉节点复位模块，分别与所述下拉节点、所述上拉节点和所述低电平输入端连接，用于当所述下拉节点的电位为高电平时控制所述上拉节点的电位为低电平；以及， 上拉模块，分别与所述上拉节点、所述第二时钟信号输入端连接和所述栅极驱动信号输出端连接，用于当所述上拉节点的电位为高电平时控制所述栅极驱动信号输出端与所述第二时钟信号输入端连接。9.如权利要求8所述的移位寄存器单元，其特征在于，所述输入模块包括:输入晶体管，栅极和第一极都与所述输入端连接，第二极与所述上拉节点连接； 所述上拉节点复位模块包括:上拉节点复位晶体管，栅极与所述下拉节点连接，第一极与所述上拉节点连接，第二极与所述低电平输入端连接； 所述上拉模块包括:上拉晶体管，栅极与所述上拉节点连接，第一极与所述第二时钟信号输入端连接，第二极与所述栅极驱动信号输出端连接。10.如权利要求1至4中任一权利要求所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括复位端和复位单元； 所述复位单元，分别与所述复位端、所述上拉节点、所述栅极驱动信号输出端和所述低电平输入端连接，用于当所述复位端接入高电平时控制所述上拉节点和所述栅极驱动信号输出端都与所述低电平输入端连接。11.如权利要求10所述的移位寄存器单元，其特征在于，所述复位单元包括: 第一复位晶体管，栅极与所述复位端连接，第一极与所述上拉节点连接，第二极与所述低电平输入端连接;以及， 第二复位晶体管，栅极与所述复位端连接，第一极与所述栅极驱动信号输出端连接，第二极与所述低电平输入端连接。12.—种栅极驱动电路，其特征在于，包括多级如权利要求1至11中任一权利要求所述的移位寄存器单元。13.如权利要求12所述的栅极驱动电路，其特征在于，所述移位寄存器单元包括复位端和输入端； 除了第一级移位寄存器单元，每一移位寄存器单元的输入端与相邻上一级移位寄存器单元的栅极驱动信号输出端连接； 除了最后一级移位寄存器单元，每一移位寄存器单元的复位端与相邻下一级移位寄存器单元的栅极驱动信号输出端连接。14.一种显示装置，其特征在于，包括如权利要求12或13所述的栅极驱动电路。
【专利摘要】本实用新型提供了一种移位寄存器单元、栅极驱动电路和显示装置。所述移位寄存器单元包括：栅极驱动信号输出端；上拉控制单元；下拉单元；下拉节点控制单元，分别与第一时钟信号输入端、上拉节点、下拉节点、下拉控制节点和低电平输入端连接；以及，下拉控制节点控制单元，分别与第一时钟信号输入端、第二时钟信号输入端和低电平输入端连接；在每一显示周期的下拉保持阶段，第一时钟信号和第二时钟信号反相。本实用新型采用下拉控制节点控制单元，以防止在每一显示周期的下拉保持阶段由于下拉控制节点的电位不能保持为低电平而使得下拉节点漏电而导致的栅极驱动信号和上拉节点存在噪声的问题。
【IPC分类】G09G3/36, G09G3/20, G11C19/28
【公开号】CN205282053
【申请号】CN201620006125
【发明人】陈华斌
【申请人】北京京东方显示技术有限公司, 京东方科技集团股份有限公司
【公开日】2016年6月1日
【申请日】2016年1月4日