连接。
[0063]钝化层10的材质可以由硅的氧化物(S1x)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(Si0N)、A10x等中的一种或两种组成的多层复合膜组成。该钝化层10用等离子体增强化学气相沉积法PECVD，即Plasma Enhanced Chemical VaporD印osit1n制作，且在制作过程中，需控制膜层的氢含量在较低的水平。例如钝化层10两层结构可以为SiNx/S1x的叠层结构，也可以为SiNx/S1N/S1x的叠层结构，膜层的总厚度可以控制在100?600nm左右，至于各膜层厚度可依照实际情况做调整。
[0064]步骤S11、形成像素电极层11，并通过一次构图工艺形成像素电极图案111和像素电极层存储图案112，如图9所示。
[0065]像素电极层11可以为透明的导电金属氧化物，如ΙΤ0，IZO等，可以通过溅射的方式进行沉积，沉积厚度可以为40-200nm。
[0066]形成像素电极图案111和像素电极层存储图案112的构图工艺可以与步骤S2类似，本实施例不进行详细说明。
[0067]可理解的是，上述阵列基板制备过程中，各层比如栅金属层2、栅绝缘层3、有源层
4、刻蚀阻挡层8、源漏金属层9、钝化层10、像素电极层11等可以通过真空沉积或磁控溅射的方式形成，本实施例不再进行详细说明。
[0068]另外，需要说明的是，像素电极层11可以理解为包括栅极图案21和栅金属层存储图案22或预形成栅极图案21和栅金属层存储图案22的层；有源层4可以理解为包括有源层图案41和有源层存储图案42或预形成有源层图案41和有源层存储图案42的层；源漏金属层为包括源极图案91、漏极图案92和源漏金属层存储图案93或预形成源极图案91、漏极图案92和源漏金属层存储图案93的层；像素电极层为包括像素电极图案111和像素电极层存储图案112或预形成像素电极图案111和像素电极层存储图案112的层。
[0069]本实施例还提供了一种显示装置，包括如上述的阵列基板。
[0070]本实施例中的显示装置可以为:手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0071]本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
[0072]本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
[0073]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。
【主权项】
1.一种阵列基板，其特征在于，包括:衬底、栅金属层、有源层、源漏金属层、像素电极层、以及存储电容区域； 在所述存储电容区域，所述栅金属层包括栅金属层存储图案、所述有源层包括有源层存储图案、所述源漏金属层包括源漏金属层存储图案、所述像素电极层包括像素电极层存储图案； 其中，所述栅金属层存储图案、有源层存储图案、源漏金属层存储图案和像素电极层存储图案在所述衬底上的投影至少部分重合，且所述像素电极层存储图案与所述栅金属层存储图案电连接构成存储电容的第一电极，所述有源层存储图案与所述源漏金属层存储图案电连接构成所述存储电容的第二电极。2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括:设置在所述栅金属层和所述有源层之间的栅绝缘层，设置在所述有源层和所述源漏金属层之间的刻蚀阻挡层，以及设置在所述源漏金属层和所述像素电极层之间的钝化层。3.根据权利要求2所述的阵列基板，其特征在于，在所述存储电容区域，所述像素电极层存储图案通过贯穿所述钝化层、刻蚀阻挡层和栅绝缘层上的第一过孔与所述栅金属层存储图案电连接； 所述源漏金属层存储图案通过贯穿所述刻蚀阻挡层上的第二过孔与所述有源层存储图案电连接。4.根据权利要求1-3中任一项所述的阵列基板，其特征在于，所述存储电容区域中的有源层存储图案为通过等离子处理或离子注入后的有源层存储图案。5.—种阵列基板的制备方法，其特征在于，包括:在衬底上形成栅金属层、有源层、源漏金属层、像素电极层、以及存储电容区域； 其中，在所述存储电容区域，所述栅金属层包括栅金属层存储图案、所述有源层包括有源层存储图案、所述源漏金属层包括源漏金属层存储图案、所述像素电极层包括像素电极层存储图案，所述栅金属层存储图案、有源层存储图案、源漏金属层存储图案和像素电极层存储图案在所述衬底上的投影至少部分重合，且所述像素电极层存储图案与所述栅金属层存储图案电连接构成存储电容的第一电极，所述有源层存储图案与所述源漏金属层存储图案电连接构成所述存储电容的第二电极。6.根据权利要求5所述的方法，其特征在于，所述方法还包括: 在所述栅金属层和所述有源层之间形成栅绝缘层，在所述有源层和所述源漏金属层之间形成刻蚀阻挡层，以及在所述源漏金属层和所述像素电极层之间形成钝化层。7.根据权利要求6所述的方法，其特征在于，在形成所述刻蚀阻挡层之前，对预形成在所述存储电容区域中的有源层存储图案进行等离子处理或离子注入处理。8.根据权利要求6所述的方法，其特征在于，在形成所述钝化层之后，形成贯穿所述钝化层、刻蚀阻挡层和栅绝缘层的第一过孔，用于使所述存储电容区域的像素电极层存储图案与栅金属层存储图案电连接。9.根据权利要求6所述的方法，其特征在于，在形成所述刻蚀阻挡层之后，在所述刻蚀阻挡层上形成第二过孔，用于使所述存储电容区域的源漏金属层存储图案与所述有源层存储图案电连接。10.一种显示装置，其特征在于，包括如权利要求1-4中任一项所述的阵列基板。
【专利摘要】本发明公开了一种阵列基板及其制备方法、显示装置，该阵列基板包括：衬底、栅金属层、有源层、源漏金属层、像素电极层、以及存储电容区域；在存储电容区域，栅金属层包括栅金属层存储图案、有源层包括有源层存储图案、源漏金属层包括源漏金属层存储图案、像素电极层包括像素电极层存储图案；栅金属层存储图案、有源层存储图案、源漏金属层存储图案和像素电极层存储图案在衬底上的投影至少部分重合，且像素电极层存储图案与栅金属层存储图案电连接构成存储电容的第一电极，有源层存储图案与源漏金属层存储图案电连接构成存储电容的第二电极。采用两个存储电容并联的方式，进而减少了存储电容的占用面积，提高了像素的开口率。
【IPC分类】H01L21/77, G02F1/1362, H01L27/12
【公开号】CN104965362
【申请号】CN201510303519
【发明人】孔祥永
【申请人】京东方科技集团股份有限公司
【公开日】2015年10月7日
【申请日】2015年6月4日