一种阵列基板及其制备方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。
【背景技术】
[0002]近年来，显示技术得到快速的发展，如薄膜晶体管(Thin Film Transistor，简称TFT)技术由原来的非晶硅薄膜晶体管发展到现在的低温多晶硅薄膜晶体管、金属氧化物半导体薄膜晶体管等。而发光技术也由原来的液晶显示(Liquid Crystal Display，简称LCD)技术发展为现在的有机发光二极管显示(Organic Light-Emitting D1de，简称0LED)技术。
[0003]根据液晶显示器的原理，通过控制栅线的输入信号，位于同一行的薄膜晶体管被同时打开，在一定时间后，下一行的薄膜晶体管被同时打开，依次类推。然而，由于每一行薄膜晶体管打开的时间比较短，很难达到液晶的响应时间，从而会使液晶显示器出现闪烁现象。因此，为了避免这样的问题，目前一般通过存储电容避免液晶显示屏出现闪烁的现象。这样，在薄膜晶体管关闭之后的一定时间内，该存储电容便可以用于维持像素电极的电压，从而为液晶响应提供时间。
[0004]目前，为了满足液晶显示面板的高分辨率的需求，像素的尺寸做的越来越小，这样会引起存储电容的减小，使得液晶的响应时间不够，从而导致闪烁现象的发生，严重影响显示效果。然而如果增大存储电容，则占用面积较大的存储电容会影响像素的开口率。
【发明内容】
[0005]针对现有技术中的缺陷，本发明提供了一种阵列基板及其制备方法、显示装置，通过并联存储电容，有效减少了存储电容的占用面积，提高像素的开口率。
[0006]第一方面，本发明提供一种阵列基板，包括:衬底、栅金属层、有源层、源漏金属层、像素电极层、以及存储电容区域；
[0007]在所述存储电容区域，所述栅金属层包括栅金属层存储图案、所述有源层包括有源层存储图案、所述源漏金属层包括源漏金属层存储图案、所述像素电极层包括像素电极层存储图案；
[0008]其中，所述栅金属层存储图案、有源层存储图案、源漏金属层存储图案和像素电极层存储图案在所述衬底上的投影至少部分重合，且所述像素电极层存储图案与所述栅金属层存储图案电连接构成存储电容的第一电极，所述有源层存储图案与所述源漏金属层存储图案电连接构成所述存储电容的第二电极。
[0009]可选的，所述阵列基板还包括:设置在所述栅金属层和所述有源层之间的栅绝缘层，设置在所述有源层和所述源漏金属层之间的刻蚀阻挡层，以及设置在所述源漏金属层和所述像素电极层之间的钝化层。
[0010]可选的，在所述存储电容区域，所述像素电极层存储图案通过贯穿所述钝化层、刻蚀阻挡层和栅绝缘层上的第一过孔与所述栅金属层存储图案电连接；
[0011]所述源漏金属层存储图案通过贯穿所述刻蚀阻挡层上的第二过孔与所述有源层存储图案电连接。
[0012]可选的，所述存储电容区域中的有源层存储图案为通过等离子处理或离子注入后的有源层存储图案。
[0013]第二方面，本发明还提供了一种阵列基板的制备方法，包括:在衬底上形成栅金属层、有源层、源漏金属层、像素电极层、以及存储电容区域；
[0014]其中，在所述存储电容区域，所述栅金属层包括栅金属层存储图案、所述有源层包括有源层存储图案、所述源漏金属层包括源漏金属层存储图案、所述像素电极层包括像素电极层存储图案，所述栅金属层存储图案、有源层存储图案、源漏金属层存储图案和像素电极层存储图案在所述衬底上的投影至少部分重合，且所述像素电极层存储图案与所述栅金属层存储图案电连接构成存储电容的第一电极，所述有源层存储图案与所述源漏金属层存储图案电连接构成所述存储电容的第二电极。
[0015]可选的，所述方法还包括:
[0016]在所述栅金属层和所述有源层之间形成栅绝缘层，在所述有源层和所述源漏金属层之间形成刻蚀阻挡层，以及在所述源漏金属层和所述像素电极层之间形成钝化层。
[0017]可选的，在形成所述刻蚀阻挡层之前，对预形成在所述存储电容区域中的有源层存储图案进行等离子处理或离子注入处理。
[0018]可选的，在形成所述钝化层之后，形成贯穿所述钝化层、刻蚀阻挡层和栅绝缘层的第一过孔，用于使所述存储电容区域的像素电极层存储图案与栅金属层存储图案电连接。
[0019]可选的，在形成所述刻蚀阻挡层之后，在所述刻蚀阻挡层上形成第二过孔，用于使所述存储电容区域的源漏金属层存储图案与所述有源层存储图案电连接。
[0020]第三方面，本发明还提供了一种显示装置，包括上述的阵列基板。
[0021]由上述技术方案可知，本发明提供的一种阵列基板及其制备方法、显示装置，该阵列基板中的存储电容采用两个存储电容并联的方式，且两个存储电容在衬底上的投影重合，进而减少了两个并联存储电容的占用面积，提高了像素的开口率。
【附图说明】
[0022]图1至图9为本发明一实施例提供的制备阵列基板的过程示意图；
[0023]其中附图标记说明:
[0024]1、衬底；2、栅金属层；3、栅绝缘层；4、有源层；5、光刻胶完全保留区域；6、光刻胶完全去除区域；7、光刻胶半保留区域；8、刻蚀阻挡层；9、源漏金属层；10、钝化层；11、像素电极层；12、第一过孔；13、第二过孔；14、第三过孔；15、第四过孔；16、第五过孔；21、栅极图案；22、栅金属层存储图案；41、有源层图案；42、有源层存储图案；91、源极图案；92、漏极图案；93、源漏金属层存储图案；111、像素电极图案；112、像素电极层存储图案。
【具体实施方式】
[0025]下面结合附图，对发明的【具体实施方式】作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
[0026]本发明提供了一种阵列基板，如图9所示，包括:衬底1、栅金属层2、有源层4、源漏金属层9、像素电极层11、以及存储电容区域；
[0027]在存储电容区域，上述栅金属层2包括栅金属层存储图案22、有源层4包括有源层存储图案42、源漏金属层9包括源漏金属层存储图案93、像素电极层11包括像素电极层存储图案112 ；
[0028]其中，栅金属层存储图案22、有源层存储图案42、源漏金属层存储图案93和像素电极层存储图案112在衬底I上的投影至少部分重合，且像素电极层存储图案112与栅金属层存储图案22电连接构成存储电容的第一电极，有源层存储图案42与源漏金属层存储图案93电连接构成存储电容的第二电极。
[0029]上述阵列基板中的存储电容采用两个存储电容并联的方式，其中栅金属层存储图案22与有源层存储图案42构成一个存储电容，源漏金属层存储图案93与像素电极层存储图案112构成另外一个存储电容，且两个存储电容在同一存储电容区域并联，在衬底上的投影重合，进而减少了两个并联存储电容的占用面积，提高了像素的开口率。
[0030]为了形成上述两个存储电容，故上述阵列基板还包括:设置在栅金属层2和有源层4之间的栅绝缘层3，设置在有源层4和源漏金属层9之间的刻蚀阻挡层8，以及设置在源漏金属层9和像素电极层11之间的钝化层10。
[0031]可理解的是，上述栅绝缘层3、刻蚀阻挡层8和钝化层10均为绝缘的，其材质可以为由硅的氧化物(S1x)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(S1N)、AlOx等中的一种或两种组成的多层复合膜组成。例如钝化层10的两层结构可以为SiNx/S1x的叠层结构，也可以为SiNx/S1N/S1x的叠层结构，膜层的总厚度可以控制在100?600nm左右，至于各膜层厚度可依照