存储元件和显示装置的制作方法

专利名称：存储元件和显示装置的制作方法
技术领域：
本发明涉及存储元件 素驱动的存储元件。此外 矩阵型显示装置。
背景技术：
有源矩阵型显示装置包括行状的栅极线、列状的数据线以及配置在它 们交叉的部分的像素。在各像素形成有由液晶单元代表的光电元件、驱动 该光电元件的薄膜晶体管等有源元件。薄膜晶体管的栅极与栅极线连接， 源极与数据线连接，漏极与光电元件连接。有源矩阵型显示装置通过按线 顺序扫描栅极线并且与此配合将图像信号(数据)供给到列状的数据线， 在像素阵列上显示与图像信号对应的图像。
有源矩阵型显示装置对应每一场按线顺序扫描栅极线，并且与此配合 而将图像信号供给数据线。在显示活动图象的情况下，为了对应每一场切 换画面，需要数据线对应每一场反复地进行图像信号的充电放电。在驱动 有源矩阵型显示装置的面板时，消耗功率大半都耗在数据线的充电放电上。
为了抑制这部分的消耗功率，有效的是将图像的更新频率(场频率)
降低 但是，众所周知，当场频率降低到30-60Hz以下时，图像会产生被 称为"闪烁，，的闪变，显示特性下降。因此，作为现有的不降低区域频率 而节约消耗功率的方法，提出了通过使各像素内具有存储功能而降低充电 放电次数的方案。例如在下面的专利文献1和非专利文献1中有相关记载。 专利文献l:(日本)特开平11 -52416号公报
非专利文献1: M. Senda et. al. "Ultra low power polysilicon AMLCD with full integration" SID2002p790
一^专禾U文献2: S. Q. Liu， N. J. Wu, and A. Ignatieva, Space Vacuum Epitaxy Center and Texas Center for Superconductivity, University of Houston,
。更具体地，涉及适于有源矩阵型显示装置的像 ,还涉及在各像素形成有这样的存储元件的有源Houston, Texas 77204-5507 "Electric-pulse-induced reversible resistance change effect in magnetoresistive films", APPL正D PHYSICS LETTERS, VOLUME 76， NUMBER 19, 8 MAY 2000
非专利文献3: Akihito SAWA, Takeshi FUJII1, Masashi KAWASAKI and Yoshinori TOKURA, "Colossal Electro-Resistance Memory Effect at Metal/La2Cu04 Interfaces" Japanese Journal of Applied Physics,Vol. 44， No. 40，2005，pp. L1241-L1243
目前，对如下的技术正在进行研究，即，在显示静止画面等情况等例 如输入图像信号没有变化时，通过持续显示由像素内的存储器功能保持的 数据，减少数据线的充电放电次数，降低消耗功率。
例如，提出了为了在液晶面板的像素内组装入存储功能而将SRAM存 储元件集成形成在各像素中的方案。但是，SRAM存储元件的每一位至少 使用六个晶体管。因此，在每一像素进行6位的64级显示时，每个像素需 要集成形成6x6-36个晶体管，相应地，^^素的有效开口面积^L压缩。由 于可以透过显示所需要的背光的光的像素开口面积减小，所以不能得到清 晰的画面。因此，将现有的存储元件直接组装入像素时，难以多位化，并 且对高精度的多阶显示产生制约，成为应该解决的问题。
在专利文献1中，作为实现在像素组装入存储功能的方案，记载了采 用强电介质的例子。由于不需要在各像素形成晶体管等电路元件，所以不 用担心压缩开口面积，但是缺乏适用于具有存储功能的强电介质的材料， 没有达到实用程度。当反复改写数据时，强电介质特性和绝缘性容易变化， 难以确保存储功能的可靠性。

发明内容
鉴于上述现有技术的问题，本发明的目的在于提供可以组装到像素中 的超小型存储元件。此外，本发明的另一目的在于提供组装有这样的存储 元件的有源矩阵型显示装置。为了实现上述目的，描述了下述方式。即， 本发明的存储元件由薄膜晶体管和可变电阻元件的并联连接构成。所述薄 膜晶体管具有半导体薄膜，其形成有沟道区域和位于该沟道区域两侧的 输入端、输出端；栅极电极，其隔着绝缘膜而重合在所述沟道区域上并成 为控制端，所述可变电阻元件由与所述薄膜晶体管的输入端侧连接的一导电层、与所述薄膜晶体管的输出端侧连接的另一导电层以及配置在两导电 层之间的至少一层氧化膜层构成。在根据施加在控制端的电压而使所述薄 膜晶体管处于断开状态时，所述可变电阻元件根据从该输入端施加的电压， 在低电阻状态和高电阻状态之间变化，写入对应的二值数据。
理想的是，将所述薄膜晶体管与可变电阻元件的并联连接串联连接多 段，控制施加到各段的薄膜晶体管的控制端的电压，读出写入到同段的可 变电阻元件的二值数据。或者，所述薄膜晶体管和所述可变电阻元件经由 与形成有沟道区域的所述导体薄膜同层的配线而相互连接。或者，所述薄 膜晶体管和所述可变电阻元件经由与栅极电极同层的配线而相互连接。例
如，所述可变电阻元件的配置在两导电层之间的氧化膜层由SiOx构成。或 者，所述可变电阻元件的一个导电层由掺杂Si构成。
此外，本发明的显示装置包括行状的栅极线、列状的数据线以及配置 在栅极线和数据线交叉的部分上的像素。各像素包含存储元件和光电元件。 所述存储元件存储从数据线供给的数据并且根据从栅极线供给的信号读出 数据。所述光电元件呈现与所述存储的数据对应的亮度。所述存储元件由 薄膜晶体管和可变电阻元件的并联连接构成。所述薄膜晶体管具有半导
体薄膜，其形成有沟道区域和位于该沟道区域两侧的输入端、输出端；栅 极电极，其隔着绝缘膜而重合在该沟道区域上并成为控制端。所述可变电 阻元件由与所述薄膜晶体管的输入端侧连接的一导电层、与所述薄膜晶体 管的输出端侧连接的另一导电层以及配置在两导电层之间的至少一层氧化 膜层构成。在根据从栅极线施加到控制端的信号而使所述薄膜晶体管处于 断开状态时，所述可变电阻元件根据从数据线施加到输入端的数据，在低 电阻状态和高电阻状态之间变化并存储该数据。
理想的是，所述像素包含在数据线与光电元件之间串联连接的多个存 储元件，通过与各存储元件对应的多个栅极线分时地控制各存储元件而写 入对应于多阶的多位数据。进而，根据写入的多位数据分时驱动该光电元 件，从而多阶控制光电元件的亮度。或者，在基板上集成形成行状的4册极 线、列状的数据线以及在二者交叉的部分配置的像素，进而在相同的基板 上形成驱动该行状的栅极线和列状的数据线的驱动电路，所述驱动电路作 为电路元件也包含该存储元件。例如，所述可变电阻元件的配置在两导电 层之间的氧化膜层由SiOx构成。或者，所述可变电阻元件的一个导电层由掺杂Si构成。
根据本发明，存储元件由薄膜晶体管(TFT )和可变电阻元件(ReRAM ) 的并联连接构成。与现有的SRAM相比，电路规模被大大减化、小型化。 这样，小型化的存储元件容易在像素内装入多个，并且可以以很小的面积 将多位结构的存储器内设于像素中。因此，可以实现能够以实用的像素尺 寸进行多阶显示的有源矩阵型显示装置。
由于多位存储器可内设于像素内，故而可以减少占用了除背光以外的 面板消耗功率大半的数据线的充电放电所需的消耗功率。由此，可以构成 能以低消耗功率驱动的有源矩阵型液晶显示装置面板。通过将这样的液晶 面板组装到便携式设备的监视器中，不仅延长电池的充电间隔，而且可以 缩小电池的体积，可以将便携式设备进一 步小型化。


图1是表示本发明的存储元件及显示装置的第一实施方式的结构的示 意电^各图2是表示组装到第一实施方式的存储元件中的可变电阻元件的结构 及动作的示意图3 - 1是表示第一实施方式的显示装置的制造方法的工序图3-2同样是表示制造方法的工序图3-3同样是表示制造方法的工序图4- 1是表示第二实施方式的显示装置的制造方法的工序图4-2同样是表示制造方法的工序图4-3同样是表示制造方法的工序图5是表示像素数与消耗功率的关系的图表；
图6是表示具有本发明的显示装置的电视机的立体图7是表示具有本发明的显示装置的数码照相机的立体图8是表示具有本发明的显示装置的笔记本电脑的立体图9是表示具有本发明的显示装置的便携式终端装置的示意图io是表示具有本发明的显示装置的摄像机的立体图11-i是表示组装到存储元件中的可变电阻元件的另一结构例的示
意图；图11-2是表示组装到第三实施方式的存储元件中的可变电阻元件的 结构的示意图11 - 3是表示第三实施方式的存储元件的结构的示意剖面图。 附图标记说明
l...存储元件、IO...像素、TFT…薄膜晶体管、ReRAM...可变电阻元件、 LC...液晶单元
具体实施例方式
下面，参照

用于实施发明的最佳方式(称为"实施方式")。 并且，以下面的顺序进行i兌明。 第一实施方式 第二实施方式 应用方式 第三实施方式 <第一实施方式> [整体结构]
图1是表示本发明的存储元件和显示装置的实施方式的示意图。该示 意图是表示有源矩阵型显示装置的一像素量的电路图。在像素10中包含存 储元件1。
如图所示，存储元件1由薄膜晶体管(TFT )和可变电阻元件(ReRAM ) 的并联连接构成。TFT具有半导体薄膜，其形成有沟道区域及位于其两 侧的输入端、输出端(源极和漏极)；栅极电极，其隔着绝缘膜重合在沟道 区域上并成为控制端。ReRAM由与TFT的输入端侧连接的一导电层、与 TFT的输出端侧连接的另一导电层以及配置在两导电层之间的至少一层氧 化膜层构成。当根据施加到控制端(栅极电极)的电压而使TFT处于断开 状态时，ReRAM根据从输入端施加的电压，在低电阻状态(LRS)和高电 阻状态(HRS)之间变化，并写入对应的二值数据。在图示的例子中，将 TFT和ReRAM的并联连接串联连接多段(1) ~ (6),控制施加到各段的 TFT的控制端的电压，读出写入各段的ReRAM中的二值数据。
接着，说明显示装置的结构。有源矩阵型显示装置包括行状的栅极线 GATE、列状的数据线SIG以及配置在它们交叉的部分上的像素10。图中仅表示了一个像素10。该像素10包含存储元件1和光电元件。在图示的例子
中，光电元件是液晶单元LC。液晶单元LC由像素电极、对置电极以及保 持在两电极之间的液晶层构成。对置电极与在整个像素中共同的对置电位 VCOM连接，而像素电极与存储元件1连接。
存储元件1存储从数据线SIG供给的数据，并且#4居从栅极线GATE 供给的信号而读出数据。作为光电元件的液晶单元LC呈现与存储的数据对 应的亮度。
如上所述，存储元件1由TFT与ReRAM的并联连接构成。TFT具有 半导体薄膜，其形成有沟道区域和位于其两侧的输入端、输出端(源极和 漏极)；栅极电极，其隔着绝缘膜重合在沟道区域上并成为控制端。ReRAM 由与TFT的输入端侧连接的一导电层、与TFT的输出端侧连接的另一导电 层以及配置在两导电层之间的至少 一层氧化膜层构成。当根据从栅极线 GATE施加到控制端(栅极电极)的信号而使TFT处于断开状态时，ReRAM 根据从数据线SIG施加到输入端上的数据，在低电阻状态LRS和高电阻状 态HRS之间变化并存储该数据。
在本实施方式中，像素10包含在数据线SIG与液晶单元LC之间串联 连接的多个存储元件(1) ~ (6)。通过与各存储元件(1) ~ (6)对应的 多个栅极线GATE1 GATE6分时地控制各存储元件(1) ~ (6),从而写 入对应于多阶的多位数据。进而，根据写入的多位数据，分时驱动液晶单 元LC，从而多阶地控制液晶单元LC的亮度。
接下来，参照图l说明本显示装置的动作。像素IO的动作大致分为多 位数据写入动作和多位数据读出动作。为了进行写入动作，像素IO具有开 关SW。该开关SW也由薄膜晶体管(TFT)构成， 一电流端与存储元件1 的串联连接相连，而在另一电流端施加规定的基准电位Vref。在开关SW的 控制端(栅极电极)连接有写入用的控制线Reset。
本像素IO采用连接了六个存储元件1的六位存储器。具体地，相对于 六个TFT的各个分别并联地连接六个ReRAM。通过在高电阻状态HRS和 低电阻状态LRS之间切换各ReRAM，存储各位数据。首先，由于例如将所 有的ReRAM初始化为高电阻状态(HRS)，所以在最初的存储元件(1 )中 写入位数据。具体地，使栅极线GATE1为低电平(Lo)而关断TFT，另一 方面，其他的存储元件(2) ~ (6)的栅极线GATE2 GATE6全部为高电平(Hi)，使各TFT为导通状态。此外，写入控制线Reset也成为高电平而 使开关SW导通。由此，在最初的存储元件(1)的ReRAM的输入端侧由 数据线SIG施加位数据，在输出端上经由处于导通状态的下一段的TFT和 SW而施加基准电位Vref。从数据线SIG施加的位数据相对于基准电位Vref 为高电平时(换句话说，当施加正极性的信号电压时)，ReRAM从高电阻 状态HRS变为低电阻状态LRS。由此，将位数据1写入存储元件(1)中。 相反地，从数据线SIG供给负的数据电压时，存储元件(1)的ReRAM就 那样地维持在高电阻状态HRS。即，施加负极性的信号电压时，在存储元 件(1 )中写入位数据0。
接着，当在第二个存储元件(2)中写入位数据时，存储元件(2)的 TFT断开，而剩下的存储元件的TFT和SW全部导通。在该状态下，若从 数据线SIG施加相对于基准电位Vref为正极性的信号电压(位数据1 ),则 存储元件(2)的ReRAM成为LRS并且写入位数据1。相反地，从数据线 SIG供给的信号电压相对于Vref为负极性时(即供给位数据0时)，存储元 件(2)的ReRAM维持在HRS，并且写入位数据0。这样，按以下的顺序 直到存储元件(3) ~ (6),分时控制栅极线GATE和控制线Reset,从而 依次写入对应的位数据。这样，通过使成为位数据的写入对象的存储元件 的TFT成为关断状态，而剩下的存储元件的TFT成为导通状态，从而可以 在作为对象的存储元件中写入位数据。
接下来，说明多位数据的读出动作(即像素10的点亮动作)。在读出 动作中，写入用的开关SW成为断开状态。由此，像素10包含在数据线SIG 与液晶单元LC之间串联连接的六个存储元件(1) ~ (6)。通过与各存储 元件(1 ) ~ ( 6 )对应的多个栅极线GATE1 ~ GATE6分时地控制各存储元 件(l) ~ (6),读出多位it据，并对应于此而驱动液晶单元， >夂人而多阶地 控制液晶单元LC的亮度。在本实施方式的情况下，由于使用六个一位存储 元件1,故而能够以2的6次方=64级地控制液晶单元LC的亮度。
具体地，当将第一个存储元件(1 )的读出时间设为1单位时，下一个 存储元件(2)的读出时间设定为两倍。第三个存储元件(3)的读出时间 是第一个存储元件(1)的四倍。这样，读出时间依次加倍，最后的存储元 件(6)的读出时间是最初的存储元件(1)的32倍。在此，如果在各存储 元件(1) ~ (6)中都写入二进制数据l,则在液晶单元LC中在全部的读出时间，从数据线SIG侧供给驱动电流，从而戍为点亮状态。相反地，若 在所有的存储元件(l) ~ (6)中写入二进制数据0，由于没有驱动电流， 所以液晶单元LC成为熄灭状态。在全部点亮状态和全部熄灭状态之间，根 据在存储元件(l) ~ (6)中写入的多位数据，液晶单元LC仅在由其他位 数据表示的时间，分为点亮状态和熄灭状态。这样，有源矩阵型显示装置 根据写入各像素10的存储器(1) ~ (6)中的多位数据分时驱动液晶单元 LC，从而可以多阶地控制液晶单元LC的亮度。
为了说明存储元件1的读出动作，可参照真值表。如图所示，该真值 表的横栏中取栅极线GATE的电平，纵栏中取ReRAM的状态。由于当施加 在栅极线GATE上的信号为高电平Hi时，TFT为导通状态，所以无论ReRAM 的状态如何，存储元件1都为导通状态，可供给驱动电流。另一方面，当 栅极线GATE的控制信号为低电平Lo时，TFT为关断状态。此时，存储元 件1的导通/非导通取决于ReRAM的状态。即，ReRAM为HRS时，并联 连接的TFT的ReRAM都为高电阻状态(高阻抗)，所以存储元件1整体成 为关断状态。相反地，如果ReRAM是LRS,则即使TFT是关断的，由于 电流流过低阻抗的ReRAM,所以存储元件1也是导通状态。因此，存储元 件1通过使对应的TFT的栅极电位成为低电平(Lo)，以相对于液晶单元 LC的驱动电流的形式而读出在存储元件1中写入的状态。例如，当读出存 储元件(1)的位数据时，优选使栅极线GATE1为低电平Lo，而使剩下的 栅极线GATE2 ~ GATE6为高电平Hi。如果这样，则可以取决于存储元件(1 ) 的OFF/ON状态来切换液晶单元LC与数据线SIG之间的电流路径的 OFF/ON 。
图2是表示ReRAM的具体结构例的示意图。左侧表示ReRAM的低电 阻状态LRS，右侧表示ReRAM的高电阻状态HRS。如图所示，可变电阻 元件ReRAM由一对导电层和配置在其间的至少一个氧化膜层构成。在图示 的例子中， 一对导电层都由金属Pt构成，在其间形成有两层的金属氧化膜 PCMO、 YBCO。即，在本例中，氧化膜层由金属氧化物构成。以下侧的Pt 层为基准，在上侧的Pt层施加例如十18V的正极性的电压时，ReRAM成为 LRS。相反地，以下侧的Pt层为基准，在上侧的Pt层施加负极性的电压时， ReRAM的状态从LRS切换为HRS 。在图2的下侧表示ReRAM的电气特性。该图表的横轴取施加脉冲的 次数，纵轴取电阻。该图是当切换极性并施加振幅为18V的脉沖时，测量 在一对Pt层的两端表现的电阻的结果。有图表可知，ReRAM根据施加脉沖 的极性在低电阻状态与高电阻状态之间切换。并且，即使解除施加电压， 低电阻状态和高电阻状态也维持原样。例如，施加正极性的脉沖而使 ReRAM为LRS时，即使之后解除施加脉冲后，ReRAM也维持在LRS。之 后，当施加负极性的脉冲时，ReRAM开始从LRS切换为HRS状态。之后， 即使解除施加脉沖时，ReRAM也保持在HRS。
ReRAM的层结构不限于图2所示的例子。作为薄膜叠层型的可变电阻 元件，例举有Pt/TiO/Pt、 Pt/NiO/Pt、 Pt/NiO/ TiO/Pt、 W/GdO/CuTe/W、 Ag/PCMO/Pt、 TiN/CuO/Cu等。
参考图3 - 1 ~图3-3详细说明本发明的存储元件的制造方法。图3-1是存储元件的制造工序图，左侧表示TFT的制造工艺，右侧表示ReRAM 的制造工艺。TFT和ReRAM是采用薄膜工艺在基板101之上同时集成形成。 并且，在本实施方式中，TFT是底栅结构。
首先，在最初的工序A中，在玻璃等绝缘性基板101之上例如通过溅 射法形成90nm的金属膜102。该金属膜102被图案化成规定的形状，成为 TFT的栅极电极。另外，在ReRAM侧也确保金属膜102成为连接用的配线。 将图案化的金属膜102覆盖而形成绝缘膜103。该绝缘膜103在TFT侧成 为栅极绝缘膜。该绝缘膜103例如由50nm的氮化硅膜和50nm的氧化硅膜 的双层结构构成，并且通过CVD成膜。进而，在其上通过等离子CVD法 形成50nm厚的由非晶硅构成的半导体薄膜104。栅极绝缘膜103和半导体 薄膜104通过等离子CVD法连续成膜。
进入工序B，照射准分子激光，将非晶硅薄膜104转换为多晶硅薄膜
104。
进入工序C,在多晶硅膜105中注入规定浓度的杂质，形成源极区域S 和漏极区域D。选择性地进行该杂质注入，在位于栅极电极正上方的多晶 硅膜105部分不注入杂质，构成沟道区域CH。在沟道区域CH与源极区域 S之间形成低浓度杂质区域(LDD)。同样地，在沟道区域CH与漏极区域 D"^间也形成LDD。进而，采用RTA装置使注入的杂质活性化。接着，岛状地图案化多晶硅膜105，从而构成TFT元件区域。此时，由于ReRAM侧 不需要多晶硅膜，所以将多晶硅全部去除。在整个表面上形成层间绝缘膜 106，以覆盖这样形成的底栅结构的TFT。例如，通过等离子CVD法形成 例如由300nm的氧化硅膜和300nm的氮化硅膜构成的双层的绝缘膜106。 进而，为了将多晶硅膜105氢化而进行400。C左右的退火。
接着，进入图3-2的步骤E,由光致抗蚀剂IIO将基板101整面地覆 盖。由光刻法图案化该光致抗蚀剂110。通过图案化的光致抗蚀剂110干蚀 刻绝缘膜103和106,在ReRAM侧设置开口 。进而，残留着光致抗蚀剂110， 并依次蒸镀金属、金属氧化物、金属，在开口内形成多层薄膜结构的 ReRAM107。如图可知，ReRAM的下侧导体膜与金属配线102接触。 ReRAM107是例如图2所示的Pt/PCMO/YBCO/Pt的四层结构。
进入工序F，将使用完的光致抗蚀剂110除去。由此，金属和金属氧化 物的叠层被从基板101去除，在绝缘膜106上仅在开口的接触孔内残留 ReRAM107。
进入工序G，再次采用不同的光致抗蚀剂干蚀刻绝缘膜103、 106,设 置接触孔。在TFT侧，在层间绝缘膜106上开设与源极区域S连通的接触 孔和与漏极区域D连通的接触孔。在ReRAM侧，在绝缘膜106、 103上形 成与金属配线102连通的附加的接触孔。
进入图3-3的工序H，在层间绝缘膜106之上形成由金属配线构成的 三层金属膜。该三层金属膜构成为例如50nm的下层钛、500nm的中层铝和 50nm的上层钛的结构。通过将该金属膜图案化为规定的形状而形成配线 108。在TFT侧，形成与源极区域S连接的配线108和与漏极区域D接触 的配线108。另一方面，在ReRAM侧形成与上侧的导电层接触的金属配线 108和经由金属配线102与下侧的导电层连接的金属配线108。在此， ReRAM107的上侧导电层经由金属配线108与TFT的源极S侧的配线108 连接。另一方面，ReRAM的下侧导电层经由金属配线102和108与TFT的 漏极D侧的金属配线108连接。这样，TFT和ReRAM相互并联连接。此 时，TFT和ReRAM经由与栅极电极同层的配线102而相互连接。换句话说， 在本实施方式中，通过将构成栅极电极的金属层用于一部分配线，而在同 一绝缘基板101上使ReRAM和TFT相互电连接。
虽未图示，在步骤H之后形成有机平面化膜以覆盖TFT和ReRAM。在该有机平面化膜上开设与TFT的漏极区域D连通的接触孔。之后，在有 机平面化膜之上形成透明导电膜ITO,并加工成规定的形状而构成像素电 极。该像素电极经由在有机平面化膜上开设的接触孔而与与TFT的漏极D 侧连接。这样，可以形成在像素内设有由TFT和ReRAM的并联连接构成 的存储元件的有源矩阵型显示装置。
<第二实施方式>
参考图4-1~图4-3说明本发明的显示装置的制造方法的第二实施 方式。在本实施方式中，在像素侧形成存储元件，并且在驱动像素的周边 电路侧也形成存储元件。在图4-1~图4-3的工序图中，左侧表示像素部 的形成工序，右侧表示周边电路部的形成工序。其中，像素部和周边电路 部通过在绝缘基板上同时采用半导体工艺而形成。并且，与上述图3-1-图3-3所示的实施方式不同，在本实施方式中形成有顶栅结构的TFT。
如图4-l所示，在最初的工序A中，首先，在绝缘性基板201之上通 过等离子CVD法连续成膜緩冲层202和非晶硅层203。非晶硅膜203例如 具有50nm的厚度。对该非晶硅膜203照射准分子激光而将其转换为多晶硅 膜203。
进入工序B,由栅极绝缘膜204覆盖多晶硅膜203。该栅极绝缘膜204 例如由氧化硅膜或氮化硅膜构成。
进入工序C，在栅极绝缘膜204之上形成导电膜205。该导电膜205由 高融点金属材料或导电性多晶硅膜构成。
进入工序D，将导电膜205图案化为规定的形状而加工成栅极电极。 如图所示，在像素区域和周边电路区域上都形成栅极电极205。并且，绝缘 基板201的左侧是形成像素的区域，右侧是形成周边电路的区域。为了明 确，用分界线^1夸绝缘基板201的中心分开。
进入图4-2的工序E，将栅极电极205作为掩模并通过绝缘膜204选 择性地将杂质注入多晶硅膜203中。由此，在多晶硅膜203上形成源极区 域S和漏极区域D。此外，在4册极电极205的正下方形成没有注入杂质的 沟道区域CH。而且，在沟道区域CH与源极区域S之间设有注入了低浓度 的杂质的LDD区域。另外，在沟道区域CH与漏极区域D之间也设置LDD 区域。这样，顶栅结构的TFT集成形成在绝缘性基板201的元件区域侧和周边电路区域侧。并且，多晶硅膜203配合各TFT的元件区域的形状而被 图案化为岛状。
进入工序F，由层间绝缘膜206覆盖TFT。该层间绝缘膜206例如由 300nm的氧化硅膜和300nm的氮化硅膜的叠层构成，并由等离子CVD法成 膜。接着，进行40(TC左右的退火，将多晶硅膜203氬化。
进入工序G，在层间绝缘膜206之上涂敷光致抗蚀剂210,并由光刻法 图案化成规定的形状。将图案化的光致抗蚀剂210作为掩模对层间绝缘膜 206进行干蚀刻，开设形成接触孔。该接触孔与TFT的漏极区域D连通。 进而，残留光致抗蚀剂210而连续成膜金属膜与金属氧化物膜的叠层，在 接触孔内形成ReRAM207。如图所示，ReRAM207的下侧导电层与TFT205 的漏极区域D接触。并且，在工序G中形成的ReRAM207例如由Pt/TiO/Pt、 Pt/NiO/Pt、 Pt/NiO/TiO/Pt、 W/GdO/CuTe/W、 Ag/PCMO/Pt、 TiN/CuO/Cu等 构成。
进入工序H,在将使用完的光致抗蚀剂210除去之后，涂敷新的光致 抗蚀剂210'。通过光蚀刻将该光致抗蚀剂210'图案化。将图案化的光致抗 蚀剂210'作为掩膜，再次干蚀刻层间绝缘膜206和栅极绝缘膜204，并开设 与TFT的源极区域S连通的接触孔。
进入图4-3的工序I，在将使用后的光致抗蚀剂210'除去之后，在层 间绝缘膜206之上层叠金属膜208。该金属膜208例如由50nm的下层钛、 500nm的中层铝和50nm的上层钛的叠层结构构成。通过将该金属膜图案化 为规定的形状而形成金属配线208。如图所示，通过该金属配线208使 ReRAM的上侧导电层与TFT的源极区域S连接。另一方面，ReRAM207 的下侧导电层直接接触TFT的漏极区域D。这样，在本实施方式中，TFT 和ReRAM经由与形成有沟道区域CH的半导体薄膜203同层的配线(即漏 才及区域D)而相互连才妻。
在同 一基板20上，在像素区域上形成由TFT和ReRAM的并联连接 构成的存储元件，并且在周边电路区域上也形成由TFT和ReRAM的并联 连接构成的存储元件。该周边电路包含用于驱动在像素侧形成的栅极线和 数据线的驱动电路。作为电路元件，该驱动电路包含由上述的TFT和 ReRAM的并联连接构成的存储元件。该存储元件例如用于在驱动电路内部 保持级数据。图5是表示本发明的效果的图表。横轴取像素数量，纵轴取消耗功率。
在像素数量是120x 60的面板的情况下，不使用像素存储器时，其消耗功 率为20mW左右。在本发明中，在该面板上组装入像素存储器时，消耗功 率在O.lmW以下，可以大幅降低消耗功率，并且适用于便携式设备的显示 等用途。同样地，即使是170 x 220像素的面板，通过使用像素存储器导致 的消耗功率的节约量也是非常大的，这在QVGA标准的面板中也是相同的。 <应用方式〉
图6是采用本发明的电视，包含由前面板12、滤色玻璃13等构成的图 像显示屏11,并且通过将本发明的显示装置用于该图像显示屏11而制成。
图7是采用本发明的数码照相机，上侧是正面图，下侧是背面图。该 数码照相机包含摄像棱镜、闪光用的发光部15、显示部16、控制开关、菜 单开关、快门19等，通过将本发明的显示装置用于该显示部16而制成。
图8是釆用本发明的笔记本电脑，在主体20中包含输入文字等时操作 的键盘21，在主体罩上设有显示图像的显示部22,通过将本发明的显示装 置用于该显示部22而制成。
图9是采用本发明的便携式终端设备，左侧表示打开的状态，右侧表 示闭合的状态。该便携式终端设备包含上侧框体23、下侧框体24、连接部 (在此为铰链部)25、显示器26、子显示器27、图像灯28、摄像头"等， 通过将本发明的显示装置用于该显示器26和子显示器27而制成。本发明 的显示装置由于可在像素内设多位存储器，故而可以消减占用除了背光以 外的面板消耗功率大半的数据线的充电放电所需的消耗功率。因此，可以 形成能够以低消耗功率驱动的有源矩阵型液晶显示装置面板。通过将这样 的液晶面板组装入便携式终端设备的监视器中，不仅可以延长电池的充电 间隔，而且可以缩小电池的体积，可以将便携式终端设备进一步小型化。
图10是采用本发明的4聂像机，包含主体部30,在面向前方的侧面上设 有摄像目标用的透镜34、摄像时的开始/停止开关35、监视器36等，通过 将本发明的显示装置用于该监视器36而制成。 <第三实施方式>
图11 - 1是表示可变电阻元件ReRAM的另一结构例的示意图。如图所 示，可变电阻元件ReRAM由 一对导电层和配置在其间的至少 一个氧化膜层构成。在本例中，上侧的导电层是Ti/Al/Ti/CuTe的四层结构。其中，Ti/Al/Ti的三层是在一般的薄膜半导体装置等中多用作配线层的复合金属膜，第四层的CuTe合金层构成可变电阻元件的功能层。
另一方面，下侧的导电层(电极层)由金属Mo构成。作为高融点金属的Mo在一般的薄膜晶体管制造工艺中例如多用作栅极电极和栅极配线。另外，为了便于区别上侧电极和下侧电极，在实际的结构中上下关系不限于图示的例子。
由上下导电层夹持的中间氧化膜层由GdOx构成。该金属氧化物是在一般薄膜半导体工艺中不常用的材料。相关结构如图所示，以下侧的导电层为基准，在上侧的导电层上施加正极性的设定电压E时，ReRAM被设置为低电阻状态LRS。即，包含在导电层CuTe中的Cu原子根据设定电压而向氧化膜层GdOx移动，形成微电流路径(丝)。由此，降低氧化膜层GdOx的电阻，成为低电阻状态LRS。
另一方面，当施加在上下导电层上的电压的极性反向时，移动到氧化膜层GdOx中的Cu原子返回到导电层CuTe中，消除樣么电流路径。通过施加该负极性的复位电压，可变电阻元件ReRAM被复位，成为高电阻状态HRS。但实际上通过施加复位电压，金属Mo原子从下侧的导电层扩散到氧化膜层GdOx中，会使其电阻降低。该金属Mo的迁移通过反复进行设定/复位动作而行进，不久就不能从LRS向HRS复位而耗尽寿命。另外，氧化
也存在困难。
图11 -2是表示可变电阻元件ReRAM的另一结构例的示意图。基本上与图11-1所示的例子类似，但是中间的氧化膜层和下侧的导电层的结构不同。在本例中，中间的氧化膜层采用SiOx代替GdOx。 SiOx被广泛地用作薄膜晶体管TFT的栅极绝缘膜和钝化膜。此外，下侧的导电层釆用通过掺杂高浓度的杂质而具有导电性的硅Si (掺杂Si)代替高融点金属Mo。掺杂Si被广泛用作TFT的源/漏电极和配线材料。
在本例中，通过使氧化膜层为SiOx，使下侧的导电层为掺杂Si,从而延长ReRAM的寿命。在本例的结构中，难以引起从下侧的导电层向中间的氧化膜层迁移。即使Si原子扩散到氧化膜层SiOx中，也难以引起氧化膜层的低电阻化。由此，可以比图11 - 1所示的例子进一步地延长寿命。[存储元件的结构]
图11-3是表示本发明的存储元件的第三实施方式的示意剖面图。基
本上与图4 - 3所示的第二实施方式类似。不同点是可变电阻元件207的结构。本实施方式采用图11 - 2所示的结构作为可变电阻元件207。即，可变电阻元件207的上侧导电层成为由Ti/Al/Ti三层结构构成的金属膜208和CuTe合金层重叠的叠层。在此，由Ti/Al/Ti三层结构构成的金属膜208用作TFT205的配线，多用于TFT处理中。
另一方面，下侧的导电层由多晶硅膜203形成。该多晶硅膜203被掺杂高浓度的杂质而赋予导电性。在本例中，该下侧导电层相当于构成TFT的漏极区域的多晶硅膜203的延长部分。这样，通过与ReRAM的电极层共用TFT的漏电极，可以提高存储元件的集成密度。
中间的氧化膜层由SiOx构成。该SiOx例如通过将多晶硅膜203的表面热氧化而得到。或者，在多晶硅膜203之上通过PECVD (等离子化学气相沉积法)或者溅射法形成。这样的成膜方法广泛地用于TFT工艺中。通过以上的说明可知，本实施方式的可变电阻元件中除了 CuTe以外的所有材料都广泛地用于一般的TFT工艺中，并且是在集成形成由TFT和ReRAM的组合而构成的存储元件中优选的材料。
权利要求
1、一种存储元件，由薄膜晶体管和可变电阻元件的并联连接构成，所述薄膜晶体管具有半导体薄膜，其形成有沟道区域和位于该沟道区域两侧的输入端、输出端；栅极电极，其隔着绝缘膜而重合在所述沟道区域上并成为控制端，所述可变电阻元件由与所述薄膜晶体管的输入端侧连接的一导电层、与所述薄膜晶体管的输出端侧连接的另一导电层、以及配置在两导电层之间的至少一层氧化膜层构成，在根据施加在控制端的电压而使所述薄膜晶体管处于断开状态时，所述可变电阻元件根据从该输入端施加的电压，在低电阻状态和高电阻状态之间变化，写入对应的二值数据。
2、 根据权利要求1所述的存储元件，其中，将所述薄膜晶体管与可变 电阻元件的并联连接串联连接多段，控制施加到各段的薄膜晶体管的控制端的电压，读出写入到同段的可 变电阻元件的二值数据。
3、 根据权利要求1所述的存储元件，其中，所述薄膜晶体管和所述可 变电阻元件经由与形成有沟道区域的所迷导体薄膜同层的配线而相互连 接。
4、 根据权利要求1所述的存储元件，其中，所述薄膜晶体管和所述可 变电阻元件经由与栅极电极同层的配线而相互连接。
5、 根据权利要求1所述的存储元件，其中，所述可变电阻元件的配置 在两导电层之间的氧化膜层由SiOx构成。
6、 根据权利要求5所述的存储元件，其中，所述可变电阻元件的一个 导电层由掺杂Si构成。
7、 一种显示装置，包括行状的栅极线、列状的数据线以及配置在所述 栅极线和所述数据线交叉的部分上的像素，各像素包含存储元件和光电元件，所述存储元件存储从数据线供给的数据，并且根据从栅极线供给的信 号读出数据，所述光电元件呈现与所述存储的数据对应的亮度，所述存储元件由薄膜晶体管和可变电阻元件的并联连接构成，所述薄膜晶体管具有半导体薄膜，其形成有沟道区域和位于该沟道 区域两侧的输入端、输出端；栅极电极，其隔着绝缘膜而重合在该沟道区 域上并成为控制端，所述可变电阻元件由与所述薄膜晶体管的输入端侧连接的 一导电层、 与所述薄膜晶体管的输出端侧连接的另一导电层、以及配置在两导电层之 间的至少一层氧化膜层构成，在根据从栅极线施加到控制端的信号而使所述薄膜晶体管处于断开状 态时，所述可变电阻元件根据从数据线施加到输入端的数据，在低电阻状 态和高电阻状态之间变化并存储该数据。
8、 根据权利要求7所述的显示装置，其中，所述像素包含在数据线与 光电元件之间串联连接的多个存储元件，通过与各存储元件对应的多个栅极线分时地控制各存储元件，写入对 应于多阶的多位数据，进而，根据写入的多位数据分时驱动该光电元件，从而多阶控制光电 元件的亮度。
9、 根据权利要求7所述的显示装置，其中，在基板上集成形成行状的 栅极线、列状的数据线以及在二者交叉的部分配置的像素，进而在相同的 基板上形成驱动该行状的栅极线和列状的数据线的驱动电路，所述驱动电路作为电路元件也包含该存储元件。
10、 根据权利要求7所述的显示装置，其中，所述可变电阻元件的配 置在两导电层之间的氧化膜层由SiOx构成。
11、根据权利要求IO所述的显示装置，其中，所述可变电阻元件的一 个导电层由掺杂Si构成。
全文摘要
本发明提供一种可以组装到有源矩阵型显示装置的像素中的超小型存储元件。本发明的存储元件(1)由薄膜晶体管(TFT)和可变电阻元件(ReRAM)并联连接而构成。可变电阻元件(ReRAM)由与薄膜晶体管(TFT)的输入端侧连接的一导电层、与薄膜晶体管(TFT)的输出端侧连接的另一导电层、以及配置在两导电层之间的至少一层氧化膜层构成，根据施加到栅极上的电压，薄膜晶体管(TFT)处于断开状态时，可变电阻元件(ReRAM)根据从输入端施加的电压在低电阻状态(LRS)和高电阻状态(HRS)之间变化，写入对应的二值数据。
文档编号G11C11/40GK101527167SQ200910130790
公开日2009年9月9日 申请日期2009年2月1日 优先权日2008年2月1日
发明者仲岛义晴, 田中勉, 达拉姆·P·戈赛恩, 高德真人 申请人:索尼株式会社