专利名称：一种适用于大容量静态随机存储器写操作的电路的制作方法
技术领域：
—种适用于大容量静态随机存储器写操作的电路技术领域：
[0001]本实用新型涉及静态随机存储器设计领域，特别涉及一种静态随机存储器写操作的电路。背景技术：
[0002]静态随机存储器是一种常见的随机存取存储器，广泛应用于集成电路领域，相对于动态随机存储器随其优点是存储数据不需要刷新；缺点是集成度较低。因此一方面静态随机存储器因其性能上的优势被广泛使用，另一方面其较低的集成度导致大容量静态随机存储器设计成为一个难题。[0003]常见的静态随机存储器的存储单元为六个晶体管组成的所谓6T结构。每个存储单元由两个首位相连的反相器和两个开关晶体管组成，其中反相器的输出节点构成了一对互补的存储节点，该存储节点分别通过开关晶体管与两个互补的位线相连。开关晶体管由一个字线控制。在读写操作时，字线控制开关晶体管导通，数据通过位线进行传输。一个静态随机存储器包含了大量的存储单元。[0004]随着静态随机存储器容量的增加，其存储单元阵列中的字线和位线越来越长，最终导致存储器读写操作变慢，甚至出错。目前常使用一种分级位线的技术来改善大容量静态随机存储器的读写操作，这种技术通过将一个较长的位线切割为多个较小的位线以减小位线寄生参数造成的影响，通常的这种技术需要两级灵敏放大器，并加入了全局位线。这种技术能够有效的提高读操作的速度。但在写操作时由于写驱动器需要同时克服的负载较多，包括全局位线、灵敏放大器、位线和存储单元，造成驱动器尺寸和功耗普遍较大。
实用新型内容[0005]本实用新型的目的在于提出一种适用于大容量静态随机存储器写操作的电路，在兼顾分级位线带来的读操作速度改善的同时，以较小的写驱动器实现写操作，节省面积并降低写功耗。[0006]为了实现上述目的，本实用新型采用如下技术方案:[0007]—种适用于大容量静态随机存储器写操作的电路，包括写驱动器和灵敏放大器；写驱动器的全局位线LDQ通过第一开关管Ml连接灵敏放大器，写驱动器的全局位线LDQN通过第二开关管M2连接灵敏放大器。[0008]本实用新型进一步的改进在于:所述电路还包括位线选择器阵列和存储单元阵列；位线选择器阵列包括多列 ，每列包括一个位线选择器，该位线选择器连接存储单元阵列中对应的一列；灵敏放大器的输出线SA通过位线选择器阵列连接存储单元阵列的所有本地位线BL，灵敏放大器的输出线SAN通过位线选择器阵列连接存储单元阵列的所有本地位线 BLN。[0009]本实用新型进一步的改进在于:所述电路还包括字线译码器，字线译码器通过多个字线WL连接存储单元阵列中对应行的存储单元。[0010]本实用新型进一步的改进在于:所述电路还包括位选译码器，位选译码器通过多个位线连接对应的位线选择器。[0011]本实用新型进一步的改进在于:全局位线LDQ和全局位线LDQN用于输出一对双向互补信号。[0012]本实用新型进一步的改进在于:第一开关管Ml和第二开关管M2连接有控制其开关的选择信号线。[0013]本实用新型进一步的改进在于:灵敏放大器的输出线SA和输出线SAN用于输出一对差分信号。[0014]相对于现有技术，本实用新型具有以下优点:本实用新型提出一种适用于大容量静态随机存储器写操作的电路，存储单元阵列采用分级位线结构，写操作分两步完成:第一步将数据由写驱动器经全局位线传至灵敏放大器；第二步由灵敏放大器驱动本地位线，将数据传至存储单元；写操作的第一步时，连接本地位线与灵敏放大器的多路选择器处于关闭状态，写驱动器的负载只有全局位线和灵敏放大器，不包括本地位线和存储单元；写操作的第二步时，灵敏放大器和全局位线之间的开关管将关闭，数据保存在灵敏放大器，写驱动器可以停止工作。连接本地位线与灵敏放大器的多路选择器随后打开，灵敏放大器将相应的本地位线拉高或者拉低，并在字线有效时改写存储单元的数据。本实用新型写操作的中间过程中由灵敏放大器能够保持数据，并完成第二步的写驱动功能；写操作时需要克服的负载较少，驱动器尺寸小和功耗较低。
[0015]图1为本实用新型写操作的数据流程图。[0016]图2为根据本实用新型实施的一个静态随机存储器实例图。[0017]图3为静态随机存储器的一个存储单元实例图。[0018]图4为灵敏放大器的一个实例图。[0019]图5为所示实例中主要信号的波形图。
具体实施方式
[0020]
以下结合附图对本实用新型的实施方式做进一步描述。[0021]请参阅图1和图2所示，图1为本实用新型写操作的数据流程图，图2为根据本实用新型实施的一个静态随机存储器实例。本实用新型一种适用于大容量静态随机存储器写操作的电路包含存储单元阵列、字线译码器、位选译码器、位线选择器阵列、写驱动器和灵敏放大器。字线译码器通过多个字线WL连接存储单元阵列中对应行的存储单元，位选译码器通过多个位线连接对应的位线选择器；位线选择器阵列包括多列，每列包括一个位线选择器，该位线选择器连接存储单元阵列中对应的一列；写驱动器的全局位线LDQ通过第一开关管Ml连接灵敏放大器，写驱动器的全局位线LDQN通过第二开关管M2连接灵敏放大器。灵敏放大器的输出线SA通过位线选择器阵列连接存储单元阵列的所有本地位线BL，灵敏放大器的输出线SAN通过位线选择器阵列连接存储单元阵列的所有本地位线BLN。[0022]其中全局位线LDQ/LDQN为一对双向互补信号，写操作时将数据由写驱动器传至灵敏放大器。灵敏放大器与全局位线LDQ/LDQN之间的第一开关管Ml/第二开关管M2由选择信号线的选择信号CSL控制，当CSL为高有效时，第一开关管Ml/第二开关管M2导通，数据可以在灵敏放大器和全局位线LDQ/LDQN之间传输。灵敏放大器的输出线SA/SAN为一对差分信号，经由多路选择器与存储单元阵列中的本地位线BL/BLN连接。当位线选择信号MUX为高有效时，被选中的本地位线与灵敏放大器之间的开关管导通，数据可以在灵敏放大器和被选中的本地位线之间传输。[0023]请参阅图3所示，图3为静态随机存储器的一个存储单元实例，每个存储单元含有一对存储节点Q/QN，一个字线WL，一对本地位线BL/BLN。当WL为高有效时，开关管导通，本地位线与存储节点导通，数据可以在本地位线与存储节点之间传输。在写操作时，BL/BLN上的数据将改写Q/QN上的数据。[0024]请参阅图2和图4所示，图4为灵敏放大器的一个实例。控制信号线的控制信号NSET为高和控制信号线的控制信号PSETN为低时，灵敏放大器处于工作状态，能够对输出线SA/SAN上的电压差进行放大，并最终达到高电压VBLH和地电压GND，VBLH代表数据‘ I’，GND代表数据‘0’。图4中灵敏放大器与两组位线通过各自的选择器相连。这两组位线分别是BLT/BLTN和BLB/BLBN，其中BLT/BLTN对应的选择器控制信号为MUXT’预充电使能信号为EQLT ；BLB/BLBN对应的选择控制信号为MUXB，预充电使能信号为EQLB。当位线BLT/BLTN被选中时，EQLT变为低使预充电停止，MUXT变为高使选择器导通，数据可以在BLT/BLT与SA/SAN之间传输，此时MUXB为低EQLB为高，BLB/BLBN与灵敏放大器断开，仍然处于预充电状态。当BLB/BLBN被选中时与此相反。[0025]请参阅图2、图4和图5所示，图5为所示实例中主要信号的波形图。图5中只表示了输入数据为‘I’时的波形，输入为‘0’时的波形于此类似。写操作分两步完成:[0026]第一步将数据由写驱动器经全局位线传至灵敏放大器。输入数据D为‘I’时，写驱动器输出使LDQ为高电平，LDQN为低电平。灵敏放大器NSET为高，PSETN为低，灵敏放大器开始工作。当CSL为高时，SA被拉高至高电平VBLH，SAN被拉低至低电平GND，表示数据‘I’已经保存到灵敏放大器。最后CSL变为低，写驱动器与灵敏放大器断开。写驱动器的负载只有全局位线和灵敏放大器，不包括位线和存储单元。[0027]第二步由灵敏放大器驱动本地位线，将数据传至存储单元。根据位选译码器的结果位线BLT/BLTN被选中，首先EQLT变为低使预充电停止，MUXT变为高使BLT/BLTN与SA/SAN联通，导致BLT逐渐达到与SA同样的高电位VBLH，BLTN逐渐达到与SAN相同的低电位GND。然后WL为高，被选中的存储单元的开关管打开，内部存储节点Q被拉至高电位，节点QN被拉低至低电位，表示数据‘I’已经写至被选中的存储单元。最后WL变为低，存储单元保持数据，而后MUXT变为低EQLT变为高，BLT/BLTN与灵敏放大器断开并恢复到预充电状态，以等待下次操作。
权利要求1.一种适用于大容量静态随机存储器写操作的电路，其特征在于，包括写驱动器和灵敏放大器；写驱动器的全局位线LDQ通过第一开关管Ml连接灵敏放大器，写驱动器的全局位线LDQN通过第二开关管M2连接灵敏放大器。
2.根据权利要求1所述的电路，其特征在于，所述电路还包括位线选择器阵列和存储单元阵列；位线选择器阵列包括多列，每列包括一个位线选择器，该位线选择器连接存储单元阵列中对应的一列；灵敏放大器的输出线SA通过位线选择器阵列连接存储单元阵列的所有本地位线BL，灵敏放大器的输出线SAN通过位线选择器阵列连接存储单元阵列的所有本地位线BLN。
3.根据权利要求2所述的电路，其特征在于，所述电路还包括字线译码器，字线译码器通过多个字线WL连接存储单元阵列中对应行的存储单元。
4.根据权利要求2所述的电路，其特征在于，所述电路还包括位选译码器，位选译码器通过多个位线连接对应的位线选择器。
5.根据权利要求1所述的电路，其特征在于，全局位线LDQ和全局位线LDQN用于输出一对双向互补信号。
6.根据权利要求1所述的电路，其特征在于，第一开关管Ml和第二开关管M2连接有控制其开关的选择信号线。
7.根据权利要求2所述的电路，其特征在于，灵敏放大器的输出线SA和输出线SAN用于输出一对差分信号。
专利摘要本实用新型提供一种适用于大容量静态随机存储器写操作的电路，包括写驱动器和灵敏放大器；写驱动器的全局位线LDQ通过第一开关管M1连接灵敏放大器，写驱动器的全局位线LDQN通过第二开关管M2连接灵敏放大器。写操作分为两步完成第一步将数据由写驱动器经全局位线传至灵敏放大器；第二步由灵敏放大器驱动本地位线，将数据传至存储单元。本实用新型写操作的中间过程中由灵敏放大器保持数据，并完成第二步的写驱动功能；写操作时需要克服的负载较少，驱动器尺寸小和功耗较低。
文档编号G11C11/413GK202976855SQ201220660048
公开日2013年6月5日 申请日期2012年12月4日 优先权日2012年12月4日
发明者拜福君, 亚历山大 申请人:西安华芯半导体有限公司