折叠电路及非易失性存储器件的制作方法

相关申请的交叉引用

本申请主张于2016年4月19日提交的第10-2016-0047773号韩国专利申请的优先权，该韩国专利申请通过引用全部并入本文中。

本公开的各个实施例大体可涉及非易失性存储器件，且更具体地，涉及与在读取模式下的宽操作范围相关且在晶体管的特性的变化下而稳定地操作的非易失性存储器件。

背景技术：

根据半导体存储器件的数据易失性，半导体存储器件一般分为随机存取存储(ram)器件或只读存储(rom)器件。当ram器件的电力供应中断时，ram器件失去在其内存储的数据。相比之下，即使当rom器件的电力供应被中断时，rom器件仍保持其内存储的数据。根据数据输入方法，即，数据编程方法，rom器件也可以分为可编程rom(prom)器件或掩模rom器件。prom器件可以在不被编程的状态下被制造并被售出，并且可以在prom器件被制造出来以后由顾客(即，使用者)来直接编程。掩模rom器件可以在其制造期间使用根据由使用者请求的数据而制造的植入掩模来编程。prom器件可以包括一次性prom(otprom)器件、可擦除prom(eprom)器件以及电可擦除prom(eeprom)器件。一旦otprom器件被编程，otprom器件的被编程数据就不能被改变。

n-mos晶体管或p-mos晶体管可以用作非易失性存储器件(例如，otprom器件)的单元晶体管。如果p-mos晶体管被用作非易失性存储器件的单元晶体管，则p-mos单元晶体管可以使关断状态来作为p-mos单元晶体管的初始状态，以及可以使导通状态来作为p-mos单元晶体管的被编程状态。p-mos单元晶体管的读取操作可以通过感测与从p-mos单元晶体管中选中的任一个连接的位线的电压电平来执行。在此情况下，位线的电压电平可以通过被选中的p-mos单元晶体管的等效电阻与在电源电压线与位线之间耦接的负载电阻器的电阻值的电阻比来确定。

技术实现要素：

根据实施例，可以提供一种非易失性存储器件。非易失性存储器件可以包括耦接至位线的非易失性存储单元。非易失性存储器件可以包括感测电路，感测电路被配置为基于经由感测输入线输入到感测电路的感测输入信号来感测非易失性存储单元的状态。非易失性存储器件可以包括折叠电路，折叠电路耦接至位线以根据位线的电压电平输出具有电压低电平或电压高电平的感测输入信号。

根据实施例，可以提供一种非易失性存储器件。非易失性存储器件可以包括：非易失性存储单元，耦接至位线；感测电路，被配置为基于经由感测输入线输入至感测电路的感测输入信号而输出用于感测非易失性存储单元的状态的感测输出信号；以及折叠电路，经由位线耦接至非易失性存储单元以及通过感测输入信号耦接至感测电路。折叠电路防止具有被编程状态的非易失性存储单元的读取操作受到在折叠电路和感测电路内的晶体管的波动特性的影响。

附图说明

图1是示出通用非易失性存储器件的电路图。

图2是示出另一通用非易失性存储器件的电路图。

图3是示出根据本公开实施例的非易失性存储器件的示例的代表的电路图。

图4是示出在图3中示出的非易失性存储器件中包括的被编程的单元晶体管的读取操作的各种信号的时序图。

图5是示出在图3中示出的非易失性存储器件中包括的被编程的单元晶体管的读取操作的电路图。

图6是示出在图3中示出的非易失性存储器件中包括的初始单元晶体管的读取操作的各种信号的时序图。

图7是示出在图3中示出的非易失性存储器件中包括的初始单元晶体管的读取操作的电路图。

图8是示出根据本公开实施例的非易失性存储器件的示例的代表的电路图。

图9是示出根据本公开实施例的非易失性存储器件的示例的代表的电路图。

图10是示出在图9中示出的非易失性存储器件中包括的被编程的单元晶体管的读取操作的电路图。

图11是示出在图9中示出的非易失性存储器件中包括的初始单元晶体管的读取操作的电路图。

具体实施方式

在实施例的以下描述中，将理解的是，术语“第一”和“第二”意在识别元件，但并非用于仅限定元件本身或表示特定顺序。此外，当元件被称为位于另一元件“上”、“之上”、“上方”、“下”或“之下”时，其意在表示相对位置关系，但并非用于限定该元件直接接触该另一元件或在两者之间存在至少一个中间元件的特定情况。因此，本文中使用的诸如“在…上”、“在…之上”、“在…上方”、“在…下”、“在…之下”和“在…下方”等的术语仅出于描述特定实施例的目的，而非意在限制本公开的范围。另外，当元件被称作“连接”或“耦接”至另一元件时，该元件可以电性地或机械地直接连接或耦接至该另一元件，或者可以通过将两者之间的元件或其他元件替换来形成连接关系或耦接关系。

各个实施例可以涉及非易失性存储器件。

图1是示出通用非易失性存储(nvm)器件100的电路图。参见图1，nvm器件100由nvm单元110、电阻负载部分120和感测电路130组成。nvm单元110由作为单元晶体管的第一p-mos晶体管pm11和作为选择晶体管的第二p-mos晶体管pm12组成。第一p-mos晶体管pm11的栅极对应于浮栅，第一p-mos晶体管pm11的漏极耦接至接地端子。第一p-mos晶体管pm11的源极耦接至第二p-mos晶体管pm12的漏极。选择使能信号selen被施加给第二p-mos晶体管pm12的栅极。第二p-mos晶体管pm12的源极经由位线bl耦接至第一节点node_a。

电阻负载部分120由在电源电压线101与第一节点node_a之间耦接的电阻负载组成。电阻负载使用第三p-mos晶体管pm13来实现。使能信号saenb被施加给第三p-mos晶体管pm13的栅极。使能信号saenb是感测放大使能信号的反相(互补)信号。第三p-mos晶体管pm13的源极和漏极分别耦接至电源电压线101和第一节点node_a(即，位线bl)。如果第三p-mos晶体管pm13导通，则第三p-mos晶体管pm13充当在电源电压线101与第一节点node_a之间耦接的电阻元件。

感测电路130使用由第一n-mos晶体管nm11和第四p-mos晶体管pm14组成的互补金属氧化物半导体(cmos)反相器来实现。第一n-mos晶体管nm11的栅极和第四p-mos晶体管pm14的栅极经由传输感测输入信号sa_in的感测输入线102耦接至第一节点node_a。第一n-mos晶体管nm11的源极耦接至接地端子。第一n-mos晶体管nm11的漏极耦接至第四p-mos晶体管pm14的漏极。第四p-mos晶体管pm14的源极耦接至传输电源电压vdd的电源电压线101。第一n-mos晶体管nm11和第四p-mos晶体管pm14的漏极耦接至感测输出线103。感测电路130通过感测输出线103来输出感测输出信号sa_out。

充当nvm单元110的单元晶体管的第一p-mos晶体管pm11具有初始状态或被编程状态。初始状态表示第一p-mos晶体管pm11被关断的单元关断状态(off-cell)，被编程状态表示第一p-mos晶体管pm11被导通的单元导通状态(on-cell)。

为了读出第一p-mos晶体管pm11的状态，具有低电平的选择使能信号selen被施加给第二p-mos晶体管pm12的栅极以导通第二p-mos晶体管pm12。此外，感测放大使能信号的电平从低电平改变为高电平。因此，使能信号saenb的电平从高电平改变为低电平，以及具有低电平的使能信号saenb被施加给第三p-mos晶体管pm13的栅极以导通第三p-mos晶体管pm13。在此情况下，如果电源电压vdd被施加给电源电压线101，则在第一节点node_a处的位线电压可以对应于从电源电压vdd减去在导通的第三p-mos晶体管pm13上的电压降之后所剩余的电压。位线电压对应于感测输入信号sa_in的电压电平，感测输入信号sa_in通过感测输入线102被施加到感测电路130。

如果第一p-mos晶体管pm11具有与单元关断状态对应的初始状态，则在第一节点node_a与接地端子之间的等效电阻器理想地具有无限大的电阻值。然而，在第一节点node_a与接地端子之间的实质电阻值并非无限大的值。也就是说，与导通的第三p-mos晶体管pm13的等效电阻值相比，在第一节点node_a与接地端子之间的等效电阻器具有高的电阻值。因此，第一节点node_a的信号，即，感测输入信号sa_in具有与电源电压vdd相等的电压。如果具有电源电压vdd的感测输入信号sa_in被输入至感测电路130，则第四p-mos晶体管pm14没有被导通，而第一n-mos晶体管nm11被导通。因此，具有接地电压的信号被输出作为感测输出信号sa_out。因此，如果具有接地电压的信号被输出作为感测输出信号sa_out，则充当单元晶体管的第一p-mos晶体管pm11被看做具有初始状态。

如果第一p-mos晶体管pm11具有与单元导通状态对应的被编程状态，则在第一节点node_a与接地端子之间的等效电阻器理想地具有零欧姆的电阻值。但是，在第一节点node_a与接地端子之间的实质电阻值并非零欧姆。也就是说，与导通的第三p-mos晶体管pm13的等效电阻值相比，在第一节点node_a与接地端子之间的等效电阻器具有低的电阻值。因此，第一节点node_a的信号，即，感测输入信号sa_in具有与接地电压相等的电压。如果具有接地电压的感测输入信号sa_in被输入至感测电路130，则第一n-mos晶体管nm11未被导通，而第四p-mos晶体管pm14被导通。因此，具有电源电压vdd的信号被输出作为感测输出信号sa_out。因此，如果具有电源电压vdd的信号被输出作为感测输出信号sa_out，则充当单元晶体管的第一p-mos晶体管pm11被看做具有被编程状态。

在上述读取操作中，如果充当单元晶体管的第一p-mos晶体管pm11具有初始状态，则第一节点node_a具有接近于电源电压vdd的电压。也就是说，位线bl具有接近于电源电压vdd的位线电压。当第一p-mos晶体管pm11的读取操作被执行时，接近于电源电压vdd的位线电压被连续地施加给第一p-mos晶体管pm11，以给第一p-mos晶体管pm11带来电应力。具体地，如果电源电压vdd增大，则第一p-mos晶体管pm11的特性容易被因位线电压而产生的电应力改变。因此，漏电流可以从第一节点node_a经由第一p-mos晶体管pm11朝接地端子流动，从而导致读取干扰现象。

图2是示出另一通用nvm器件200的电路图。参见图2，nvm器件200由nvm单元210、电阻负载部分220、感测电路230和读取干扰抑制器240组成。nvm单元210由充当单元晶体管的第一p-mos晶体管pm21和充当选择晶体管的第二p-mos晶体管pm22组成。第一p-mos晶体管pm21的栅极对应于浮栅，第一p-mos晶体管pm21的漏极耦接至接地端子。第一p-mos晶体管pm21的源极耦接至第二p-mos晶体管pm22的漏极。选择使能信号selen被施加给第二p-mos晶体管pm22的栅极。第二p-mos晶体管pm22的源极耦接至位线bl。

电阻负载部分220由在电源电压线201与第一节点node_b之间耦接的电阻负载组成。电阻负载使用第三p-mos晶体管pm23来实现。使能信号saenb被施加给第三p-mos晶体管pm23的栅极。使能信号saenb是感测放大使能信号saen的反相(互补)信号。第三p-mos晶体管pm23的源极和漏极被分别耦接至电源电压线201和第一节点node_b。如果第三p-mos晶体管pm23被导通，则第三p-mos晶体管pm23充当在电源电压线201与第一节点node_b之间耦接的电阻元件。

感测电路230使用由第一n-mos晶体管nm21和第四p-mos晶体管pm24组成的互补金属氧化物半导体(cmos)反相器来实现。第一n-mos晶体管nm21的栅极和第四p-mos晶体管pm24的栅极经由传输感测输入信号sa_in的感测输入线202耦接至第一节点node_b。感测输入线202没有耦接至位线bl而是耦接至第一节点node_b。第一n-mos晶体管nm21的源极耦接至接地端子。第一n-mos晶体管nm21的漏极耦接至第四p-mos晶体管pm24的漏极。第四p-mos晶体管pm24的源极耦接至传输电源电压vdd的电源电压线201。第一n-mos晶体管nm21和第四p-mos晶体管pm24的漏极耦接至感测输出线203。感测电路230可以通过感测输出线203输出感测输出信号sa_out。

读取干扰抑制器240使用第二n-mos晶体管nm22来实现。感测放大使能信号saen被施加给第二n-mos晶体管nm22的栅极。第二n-mos晶体管nm22的漏极和源极被分别耦接至第一节点node_b和位线bl。因此，感测输入线202和位线bl从第一节点node_b分支出而彼此分开，第二n-mos晶体管nm22被耦接在第一节点node_b与位线bl之间。

为了读出充当单元晶体管的第一p-mos晶体管pm21的状态，感测放大使能信号saen的电平从低电平改变为高电平，与感测放大使能信号saen的反相信号对应的使能信号saenb具有低电平。如果具有低电平的使能信号saenb被施加给第三p-mos晶体管pm23的栅极并且具有高电平的感测放大使能信号saen被施加给第二n-mos晶体管nm22的栅极，则第三p-mos晶体管pm23和第二n-mos晶体管nm22两者均被导通。因此，第一节点node_b的电压对应于在从电源电压vdd减去在导通的第三p-mos晶体管pm23上的电压降之后所剩余的电压。因此，感测输入信号sa_in具有与第一节点node_b的电压相等的电压电平。在此情况下，感测电路230的操作与参考图1描述的感测电路130的操作相同。

在nvm器件200的情况下，位线bl的电压对应于从第一节点node_b的电压减去第二n-mos晶体管nm22的阈值电压之后所剩余的电压。也就是说，由于第二n-mos晶体管nm22被设置为耦接在第一节点node_b(耦接至感测输入线202)与位线bl之间，所以位线bl的电压被从第一节点node_b的电压降低了第二n-mos晶体管nm22的阈值电压。因此，在读取操作期间，能够抑制由于具有初始状态的第一p-mos晶体管pm21的特性的变化而发生的读取干扰现象，其中第一p-mos晶体管pm21受到位线bl的电压的电应力或电损伤。然而，在此情况下，由于在第一节点node_b与位线bl之间耦接的第二n-mos晶体管nm22上的电压降，在第一节点node_b处诱发的电压高于在图1中的第一节点node_a处诱发的电压。因此，如果第一p-mos晶体管pm21具有被编程状态并且电源电压vdd变低，则难以导通感测电路230的第四p-mos晶体管pm24。这导致了在低电平的电源电压vdd下的读取裕度的降低。

此外，充当选择晶体管的第二p-mos晶体管pm22的阈值电压、充当感测电路230的上拉晶体管的第四p-mos晶体管pm24的阈值电压、以及充当感测电路230的下拉晶体管的第一n-mos晶体管nm21的阈值电压根据温度而变化。如果温度下降，则第二p-mos晶体管pm22的阈值电压的绝对值增大以减小在低电平的电源电压vdd下的nvm单元210的读取裕度。另外，如果第四p-mos晶体管pm24和第一n-mos晶体管nm21的阈值电压根据温度的变化而改变，则nvm单元210的读取裕度也减小。另外，构成nvm器件200的晶体管的阈值电压还由于nvm器件200的制造工艺的不均匀性而改变。

图3是示出根据本公开实施例的nvm器件300的示例的代表的电路图。参见图3，nvm器件300可以被配置为包括nvm单元310、电阻负载部分320、感测电路330和折叠电路340。nvm单元310可以被配置为包括在位线bl与接地电压端子之间串联耦接的选择晶体管和单元晶体管。单元晶体管可以使用第一p-mos晶体管pm31来实现，选择晶体管可以使用第二p-mos晶体管pm32来实现。第一p-mos晶体管pm31可以具有与浮栅对应的栅极。第一p-mos晶体管pm31的源极和漏极可以分别耦接至第二p-mos晶体管pm32的漏极和接地电压端子。第二p-mos晶体管pm32可以具有被输入选择使能信号selen的栅极。第二p-mos晶体管pm32的源极可以经由位线bl耦接至第一节点node_c。充当单元晶体管的第一p-mos晶体管pm31可以具有初始状态或被编程状态。在一些实施例中，初始状态表示第一p-mos晶体管pm31被关断的单元关断状态，被编程状态表示第一p-mos晶体管pm31被导通的单元导通状态。然而，这些状态仅是本公开的一些实施例的示例。例如，在一些其他实施例中，初始状态表示第一p-mos晶体管pm31被导通的单元导通状态，被编程状态表示第一p-mos晶体管pm31被关断的单元关断状态。

电阻负载部分320可以耦接在传输电源电压vdd的电源电压线301与第一节点node_c之间。电阻负载部分320可以使用第三p-mos晶体管pm33来实现。第三p-mos晶体管pm33可以具有被输入使能信号saenb的栅极。在一些实施例中，使能信号saenb可以是感测放大使能信号saen的反相(互补)信号。第三p-mos晶体管pm33的源极和漏极可以分别耦接至电源电压线301和第一节点node_c(即，位线bl)。如果第三p-mos晶体管pm33被导通，则第三p-mos晶体管pm33可以充当在电源电压线301与第一节点node_c之间耦接的电阻负载。

感测电路330可以响应于感测输入信号sa_in来通过感测输出线303输出用于感测第一p-mos晶体管pm31的状态的感测输出信号sa_out，感测输入信号sa_in经由感测输入线302被输入到感测电路330。感测电路330可以被配置为包括被串联耦接在电源电压线301与接地电压端子之间的第四p-mos晶体管pm34和第一n-mos晶体管nm31。

使能信号saenb可以被输入至第四p-mos晶体管pm34的栅极。也就是说，使能信号saenb可以被输入至构成电阻负载部分320的第三p-mos晶体管pm33的栅极和构成感测电路330的上拉晶体管的第四p-mos晶体管pm34的栅极两者。第四p-mos晶体管pm34的源极和漏极可以分别耦接至电源电压线301和第二节点node_d。第二节点node_d可以耦接至感测输出线303。第一n-mos晶体管nm31的栅极可以耦接至感测输入线302。因此，感测输入信号sa_in可以被输入至第一n-mos晶体管nm31的栅极。第一n-mos晶体管nm31的漏极和源极可以分别耦接至第二节点node_d和接地端子。

第一n-mos晶体管nm31的跨导(gm)可以大于第四p-mos晶体管pm34的跨导。也就是说，第一n-mos晶体管nm31的沟道长度可以小于第四p-mos晶体管pm34的沟道长度，或者第一n-mos晶体管nm31的沟道宽度可以大于第四p-mos晶体管pm34的沟道宽度。这表示：如果第一n-mos晶体管nm31和第四p-mos晶体管pm34二者都被导通，则第一n-mos晶体管nm31的等效电阻值小于第四p-mos晶体管pm34的等效电阻值。因此，如果第一n-mos晶体管nm31和第四p-mos晶体管pm34二者都被导通，则感测输出信号sa_out可以具有低电平。

折叠电路340可以耦接在位线bl与接地电压端子之间，以便根据位线电压vbl经由感测输入线302输出具有电压低电平或电压高电平的电压作为感测输入信号sa_in。具有电压低电平的感测输入信号sa_in可以是接地电压。具有电压高电平的感测输入信号sa_in可以是接近位线电压vbl的电压。折叠电路340可以被实现为包括在位线bl与接地电压端子之间串联耦接的第五p-mos晶体管pm35和第二n-mos晶体管nm32。偏置电压vbias可以被输入至第五p-mos晶体管pm35的栅极。第五p-mos晶体管pm35的源极和漏极可以分别耦接至位线bl和第三节点node_e。第三节点node_e可以耦接至感测输入线302。感测放大使能信号saen可以被输入至第二n-mos晶体管nm32的栅极。第二n-mos晶体管nm32的漏极和源极可以分别耦接至第三节点node_e和接地电压端子。

第五p-mos晶体管pm35的跨导(gm)可以大于第二n-mos晶体管nm32的跨导。例如，第五p-mos晶体管pm35的沟道长度可以小于第二n-mos晶体管nm32的沟道长度，或者第五p-mos晶体管pm35的沟道宽度可以大于第二n-mos晶体管nm32的沟道宽度。这表示：如果第五p-mos晶体管pm35和第二n-mos晶体管nm32二者都被导通，则第五p-mos晶体管pm35的等效电阻值小于第二n-mos晶体管nm32的等效电阻值。因此，如果第五p-mos晶体管pm35和第二n-mos晶体管nm32二者都被导通，则从第三节点node_e输出的感测输入信号sa_in可以具有接近位线电压vbl而不是接近接地电压的电压。

施加到第五p-mos晶体管pm35的栅极的偏置电压vbias在第一p-mos晶体管pm31具有被编程状态时可以具有用于关断第五p-mos晶体管pm35的电压，以及在第一p-mos晶体管pm31具有初始状态时可以具有用于导通第五p-mos晶体管pm35的电压。在一些实施例中，偏置电压vbias可以高于这样的电压，即，当第一p-mos晶体管pm31具有被编程状态时，从在位线bl处诱发的第一位线电压减去第五p-mos晶体管pm35的阈值电压vth的绝对值之后所剩余的电压。此外，偏置电压vbias可以等于或低于这样的电压，即：当第一p-mos晶体管pm31具有初始状态时，从在位线bl处诱发的第二位线电压减去第五p-mos晶体管pm35的阈值电压vth的绝对值之后所剩余的电压。偏置电压vbias可以由以下式1来表达。

vbl(program)-|vth|＜vbias≤vbl(initial)-|vth|(式1)

其中，“vbl(program)”表示当第一p-mos晶体管pm31具有被编程状态时在位线bl处诱发的第一位线电压，“vbl(initial)”表示当第一p-mos晶体管pm31具有初始状态时在位线bl处诱发的第二位线电压，“|vth|”表示第五p-mos晶体管pm35的阈值电压的绝对值。

图4是示出在图3中示出的非易失性存储器件300中包括的被编程单元晶体管的读取操作的各种信号的时序图，图5是示出在图3中示出的非易失性存储器件300中包括的被编程单元晶体管的读取操作的电路图。参见图5，与在图3中所用的相同的附图标号或标记表示相同的元件。参见图4和图5，为了读出第一p-mos晶体管pm31的状态，施加给第二p-mos晶体管pm32的栅极的选择使能信号selen的电平可以从高电平改变为低电平，以及施加给第二n-mos晶体管nm32的栅极的感测放大使能信号saen的电平可以从低电平改变为高电平。选择使能信号selen的电平从高电平改变为低电平的时间点可以先于感测放大使能信号saen的电平从低电平改变为高电平的时间点。可选择地，选择使能信号selen的电平从高电平改变为低电平的时间点可以与感测放大使能信号saen的电平从低电平改变为高电平的时间点相同。如果感测放大使能信号saen具有高电平，则使能信号saenb可以具有低电平。偏置电压vbias可以把第一偏置电压vbias1作为初始电压，以及如果感测放大使能信号saen具有高电平，则偏置电压vbias可以具有第二偏置电压vbias2。第二偏置电压vbias2可以对应于满足式1的条件的偏置电压vbias。

当选择使能信号selen和使能信号saenb二者都具有低电平时，第二p-mos晶体管pm32、第三p-mos晶体管pm33和第四p-mos晶体管pm34全部可以被导通。此外，当感测放大使能信号saen具有高电平时，第二n-mos晶体管nm32也可被导通。如果第一p-mos晶体管pm31具有与单元导通状态对应的被编程状态，则第一节点node_c的电压，即，在位线bl处诱发的第一位线电压vbl(p)可以接近于接地电压而非接近电源电压vdd。在此情况下，第一位线电压vbl(p)可以通过电源电压vdd根据第三p-mos晶体管pm33的第一等效电阻值与第二等效电阻值的比而进行的电压分割来确定，其中，第二等效电阻值与第一p-mos晶体管pm31和第二p-mos晶体管pm32的总等效电阻值对应。在一些实施例中，例如但不限制于：如果电源电压vdd是+5伏特，则第一位线电压vbl(p)可以是+2伏特。第一位线电压vbl(p)可以被施加给第五p-mos晶体管pm35的源极。

如参考式1所描述的，第二偏置电压vbias2可以高于从第一位线电压vbl(p)减去第五p-mos晶体管pm35的阈值电压vth的绝对值之后所剩余的电压。如果第一位线电压vbl(p)为+2伏特且第五p-mos晶体管pm35的阈值电压vth是-0.7伏特，则第二偏置电压vbias2可以高于+1.3伏特。例如，如果第二偏置电压vbias2是+2伏特，则第五p-mos晶体管pm35可以被关断。因此，可以在第三节点node_e处诱发接地电压。因此，被输入到感测电路330的感测输入信号sa_in可以具有接地电压(即，零伏特)。

具有接地电压的感测输入信号sa-in可以被施加给第一n-mos晶体管nm31的栅极。因此，第一n-mos晶体管nm31可以被关断。当第四p-mos晶体管pm34被导通并且第一n-mos晶体管nm31被关断时，从感测电路330输出的感测输出信号sa_out可以具有高电平。因此，通过感测感测输出信号sa_out的高电平，充当nvm单元310的单元晶体管的第一p-mos晶体管pm31可以被看做是被编程单元。

在上述读取操作中，不论第二n-mos晶体管nm32的特性以及构成感测电路330的第四p-mos晶体管pm34和第一n-mos晶体管nm31的特性如何，被输入至感测电路330的感测输入信号sa_in都可以具有接地电压。也就是说，即使第二n-mos晶体管nm32的特性以及构成感测电路330的第四p-mos晶体管pm34和第一n-mos晶体管nm31的特性根据温度和/或制造工艺的变化而改变，具有被编程状态的第一p-mos晶体管pm31的读取操作也可以不受第二n-mos晶体管nm32、第四p-mos晶体管pm34和第一n-mos晶体管nm31的特性的波动的影响。

图6是示出在图3中示出的非易失性存储器件300中包括的初始单元晶体管的读取操作的各种信号的时序图，图7是在图3中示出的非易失性存储器件300中包括的初始单元晶体管的读取操作的电路图。参见图7，与在图3中所用的相同的附图标号或标记表示相同的元件。参见图6和图7，为了读出第一p-mos晶体管pm31的状态，被施加给第二p-mos晶体管pm32的栅极的选择使能信号selen的电平可以从高电平改变为低电平，被施加给第二n-mos晶体管nm32的栅极的感测放大使能信号saen的电平可以从低电平改变为高电平。选择使能信号selen的电平从高电平改变为低电平的时间点可以先于感测放大使能信号saen的电平从低电平改变为高电平的时间点。可选择地，选择使能信号selen的电平从高电平改变为低电平的时间点可以与感测放大使能信号saen的电平从低电平改变为高电平的时间点相同。如果感测放大使能信号saen具有高电平，则使能信号saenb可以具有低电平。偏置电压vbias可以把第一偏置电压vbias1作为初始电压，以及如果感测放大使能信号saen具有高电平，则偏置电压vbias可以具有第二偏置电压vbias2。第二偏置电压vbias2可以对应于满足式1的条件的偏置电压vbias。

当选择使能信号selen和使能信号saenb二者都具有低电平时，第二p-mos晶体管pm32、第三p-mos晶体管pm33和第四p-mos晶体管pm34可以全部被导通。此外，当感测放大使能信号saen具有高电平时，第二n-mos晶体管nm32也可以被导通。如果第一p-mos晶体管pm31具有与单元关断状态对应的初始状态，则第一节点node_c的电压，即，在位线bl处诱发的第二位线电压vbl(i)可以接近电源电压vdd而非接近接地电压。在此情况下，第二位线电压vbl(i)可以由电源电压vdd根据第三p-mos晶体管pm33的第一等效电阻值与第二等效电阻值的比而进行的电压分割来确定，其中，第二等效电阻值与第一p-mos晶体管pm31和第二p-mos晶体管pm32的总等效电阻值对应。在一些实施例中，例如但不限制于：如果电源电压vdd是+5伏特，则第二位线电压vbl(i)可以是+3.5伏特。第二位线电压vbl(i)可以被施加给第五p-mos晶体管pm35的源极。

如参考式1所描述的，第二偏置电压vbias2可以等于或低于从第二位线电压vbl(i)减去第五p-mos晶体管pm35的阈值电压vth的绝对值之后所剩余的电压。如果第二位线电压vbl(i)是+3.5伏特并且第五p-mos晶体管pm35的阈值电压vth是-0.7伏特，则第二偏置电压vbias2可以等于或低于+2.8伏特。例如，如果第二偏置电压vbias2是+2伏特，其等于当具有被编程状态的第一p-mos晶体管pm31的读取操作被执行时的第二偏置电压vbias2，则第五p-mos晶体管pm35可以被导通。因此，第三节点node_e可以具有接近于第二位线电压vbl(i)的电压，例如，+3.4伏特，这是因为第五p-mos晶体管pm35的等效电阻值小于第二n-mos晶体管nm32的等效电阻值。因此，被输入至感测电路330的感测输入信号sa_in可以具有第三节点node_e的电压，即，+3.4伏特。

具有+3.4伏特的电压的感测输入信号sa_in可以被施加给第一n-mos晶体管nm31的栅极。因此，第一n-mos晶体管nm31可以被导通。尽管第四p-mos晶体管pm34和第一n-mos晶体管nm31二者均被导通，但是从感测电路330输出的感测输出信号sa_out可以具有低电平，这是因为第一n-mos晶体管nm31的等效电阻值小于第四p-mos晶体管pm34的等效电阻值。因此，充当nvm单元310的单元晶体管的第一p-mos晶体管pm31可以通过感测感测输出信号sa_out的低电平而被当做初始单元。

在具有初始状态的第一p-mos晶体管pm31的读取操作中，不论第二n-mos晶体管nm32的特性以及构成感测电路330的第四p-mos晶体管pm34和第一n-mos晶体管nm31的特性如何，被输入至感测电路330的感测输入信号sa_in都可以具有接近第二位线电压vbl(i)的电压。也就是说，即使第二n-mos晶体管nm32的特性以及构成感测电路330的第四p-mos晶体管pm34和第一n-mos晶体管nm31的特性根据温度和/或制造工艺的变化而改变，具有初始状态的第一p-mos晶体管pm31的读取操作也可以不受第二n-mos晶体管nm32、第四p-mos晶体管pm34和第一n-mos晶体管nm31的特性的波动的影响。另外，由于第五p-mos晶体管pm35的等效电阻值相对极低，所以流过第三p-mos晶体管pm33的电流可以几乎都被向折叠电路340而非nvm单元310分流。因此，由于第二位线电压vbl(i)而施加给充当单元晶体管的第一p-mos晶体管pm31的应力可以得到缓解或减轻。

图8是示出根据实施例的nvm器件400的电路图。参见图8，与在图3中所使用的相同的附图标号或标记表示相同的元件。因为，为了避免重复的解释，在有关图8的这些实施例中，将省略或简要提及与在图3中所示的相同的元件的描述。参见图8，nvm器件400可以被配置为除了参考图3所描述的nvm单元310、电阻负载部分320、感测电路330和折叠电路340以外还包括偏置电压发生器350。偏置电压发生器350可以耦接在电源电压线301与接地电压端子之间，以输出被施加给折叠电路340的第五p-mos晶体管pm35的偏置电压vbias。偏置电压发生器350可以被配置为包括在电源电压线301与第四节点node_f之间串联耦接的第六p-mos晶体管pm36和第一电阻器r31、以及在第四节点node_f与接地电压端子之间串联耦接的第二电阻器r32和第三n-mos晶体管nm33。第四节点node_f可以经由偏置电压发生器350的输出线耦接至第五p-mos晶体管pm35的栅极。

第六p-mos晶体管pm36的栅极可以耦接至接地电压端子。第六p-mos晶体管pm36的源极和漏极可以耦接至电源电压线301和第一电阻器r31的一个端子。因此，不论读取操作如何，第六p-mos晶体管pm36都可以被导通。第一电阻器r31的另一端子可以耦接至第四节点node_f。具有第一等效电阻值的第一等效电阻器可以被理解为耦接在电源电压线301与第四节点node_f之间。第一等效电阻值可以对应于第六p-mos晶体管pm36的等效电阻值与第一电阻器r31的电阻值(即，第一电阻值r1)之和。感测放大使能信号saen可以被施加给第三n-mos晶体管nm33的栅极。第三n-mos晶体管nm33的漏极和源极可以分别耦接至第二电阻器r32的一个端子和接地电压端子。因此，如果感测放大使能信号saen具有高电平，则第三n-mos晶体管nm33可以被导通。也就是说，第三n-mos晶体管nm33可以仅在读取操作期间导通。第二电阻器r32的另一端子可以耦接至第四节点node_f。具有第二等效电阻值的第二等效电阻器可以被理解为耦接在第四节点node_f与接地电压端子之间。第二等效电阻值可以对应于第二电阻器r32的电阻值(即，第二电阻值r2)与被导通的第三n-mos晶体管nm33的等效电阻值之和。从偏置电压发生器350产生的偏置电压vbias可以通过电源电压vdd根据第一等效电阻值与第二等效电阻值的比而进行电压分割来确定。偏置电压vbias可以在由式1限定的范围内。

图9是示出根据实施例的nvm器件500的电路图。参见图9，nvm器件500可以被配置为包括nvm单元510、电阻负载部分520、感测电路530以及折叠电路540。nvm单元510可以被配置为包括在位线bl与接地电压端子之间串联耦接的选择晶体管和单元晶体管。单元晶体管可以使用第一p-mos晶体管pm51来实现，选择晶体管可以使用第二p-mos晶体管pm52来实现。第一p-mos晶体管pm51可以具有与浮栅对应的栅极。第一p-mos晶体管pm51的源极和漏极可以分别耦接至第二p-mos晶体管pm52的漏极和接地电压端子。第二p-mos晶体管pm52可以具有被输入选择使能信号selen的栅极。第二p-mos晶体管pm52的源极可以经由位线bl耦接至第一节点node_g。充当单元晶体管的第一p-mos晶体管pm51可以具有初始状态或被编程状态。在一些实施例中，初始状态表示第一p-mos晶体管pm51被关断的单元关断状态，被编程状态表示第一p-mos晶体管pm51被导通的单元导通状态。

电阻负载部分520可以耦接在传输电源电压vdd的电源电压线501与第一节点node_g之间。电阻负载部分520可以使用第三p-mos晶体管pm53来实现。第三p-mos晶体管pm53可以具有被输入使能信号saenb的栅极。在一些实施例中，使能信号saenb可以是感测放大使能信号saen的反相(互补)信号。第三p-mos晶体管pm53的源极和漏极可以分别耦接至电源电压线501和第一节点node_g。如果第三p-mos晶体管pm53被导通，则第三p-mos晶体管pm53可以充当在电源电压线501与第一节点node_g之间耦接的电阻负载。

感测电路530可以响应于感测输入信号sa_in而通过感测输出线503输出用于感测第一p-mos晶体管pm51的状态的感测输出信号sa_out，其中，感测输入信号sa_in经由感测输入线502输入到感测电路530。感测电路530可以使用互补金属氧化物半导体(cmos)反相器来实现，互补金属氧化物半导体(cmos)反相器由在电源电压线501与接地电压端子之间串联耦接的第四p-mos晶体管pm54和第一n-mos晶体管nm51组成。

第四p-mos晶体管pm54的栅极可以耦接至传输感测输入信号sa_in的感测输入线502。第四p-mos晶体管pm54的源极和漏极可以分别耦接至电源电压线501和第二节点node_h。第二节点node_h可以耦接至感测输出线503。第一n-mos晶体管nm51的栅极也可以耦接至感测输入线502。因此，感测输入信号sa_in可以经由感测输入线502被施加给第一n-mos晶体管nm51的栅极和第四p-mos晶体管pm54的栅极二者。第一n-mos晶体管nm51的源极和漏极可以分别耦接至第二节点node_h和接地端子。

折叠电路540可以耦接在位线bl与接地电压端子之间，以根据位线电压vbl经由感测输入线502输出接近于接地电压或位线电压vbl的电压来作为感测输入信号sa_in。折叠电路540可以被实现为包括在位线bl与接地电压端子之间串联耦接的第五p-mos晶体管pm55和第二n-mos晶体管nm52。偏置电压vbias可以被输入至第五p-mos晶体管pm55的栅极。第五p-mos晶体管pm55的源极和漏极可以分别耦接至位线bl和第三节点node_i。第三节点node_i可以耦接至感测输入线502。感测放大使能信号saen可以被输入至第二n-mos晶体管nm52的栅极。第二n-mos晶体管nm52的漏极和源极可以分别耦接至第三节点node_i和接地电压端子。

第五p-mos晶体管pm55的跨导(gm)可以大于第二n-mos晶体管nm52的跨导。例如，第五p-mos晶体管pm55的沟道长度可以小于第二n-mos晶体管nm52的沟道长度，或者第五p-mos晶体管pm55的沟道宽度可以大于第二n-mos晶体管nm52的沟道宽度。这表示：如果第五p-mos晶体管pm55和第二n-mos晶体管nm52二者均被导通，则第五p-mos晶体管pm55的等效电阻值小于第二n-mos晶体管nm52的等效电阻值。因此，如果第五p-mos晶体管pm55和第二n-mos晶体管nm52二者均被导通，则从第三节点node_i输出的感测输入信号sa_in可以具有接近于位线电压vbl而非接地电压的电压。

被施加给第五p-mos晶体管pm55的栅极的偏置电压vbias在第一p-mos晶体管pm51具有被编程状态时可以具有用于关断第五p-mos晶体管pm55的电压，以及在第一p-mos晶体管pm51具有初始状态时可以具有用于导通第五p-mos晶体管pm55的电压。在一些实施例中，偏置电压vbias可以高于这样的电压，即，当第一p-mos晶体管pm51具有被编程状态时，从在位线bl处诱发的第一位线电压减去第五p-mos晶体管pm55的阈值电压vth的绝对值之后所剩余的电压。此外，偏置电压vbias可以等于或低于这样的电压，即，当第一p-mos晶体管pm51具有初始状态时，从在位线bl处诱发的第二位线电压减去第五p-mos晶体管pm55的阈值电压vth的绝对值之后所剩余的电压。也就是说，nvm器件500可以进一步包括参考图8所描述的偏置电压发生器350。在此情况下，偏置电压发生器350的第四节点node_f可以耦接至第五p-mos晶体管pm55的栅极。

图10是示出在图9中示出的nvm器件500中包括的被编程单元晶体管的读取操作的电路图。参见图10，与在图9中所用的相同的附图标号或标记表示相同的元件。参见图10，为了读出第一p-mos晶体管pm51的状态，选择使能信号selen可以被设置为具有低电平，感测放大使能信号saen可以被设置为具有高电平。由于感测放大使能信号saen被设置为具有高电平，所以使能信号saenb可以具有低电平。当感测放大使能信号saen具有高电平时，偏置电压vbias可以具有第二偏置电压vbias2。第二偏置电压vbias2可以对应于满足式1的条件的偏置电压vbias。

当选择使能信号selen和使能信号saenb二者都具有低电平时，第二p-mos晶体管pm52和第三p-mos晶体管pm53二者都可以被导通。此外，当感测放大使能信号saen具有高电平时，第二n-mos晶体管nm52也可以被导通。如果第一p-mos晶体管pm51具有与单元导通状态对应的被编程状态，则第一节点node_g的电压，即，在位线bl处诱发的第一位线电压vbl(p)可以接近于接地电压而非接近于电源电压vdd。在此情况下，第一位线电压vbl(p)可以通过电源电压vdd根据第三p-mos晶体管pm53的第一等效电阻值与第二等效电阻值的比而进行的电压分割来确定，第二等效电阻值与第一p-mos晶体管pm51和第二p-mos晶体管pm52的总等效电阻值对应。在一些实施例中，例如但不限制于：如果电源电压vdd是+5伏特，则第一位线电压vbl(p)可以是+2伏特。第一位线电压vbl(p)可以被施加给第五p-mos晶体管pm55的源极。

如参考式1所描述的，第二偏置电压vbias2可以高于从第一位线电压vbl(p)减去第五p-mos晶体管pm55的阈值电压vth的绝对值之后所剩余的电压。如果第一位线电压vbl(p)是+2伏特且第五p-mos晶体管pm55的阈值电压vth是-0.7伏特，则第二偏置电压vbias2可以高于+1.3伏特。例如，如果第二偏置电压vbias2是+2伏特，则第五p-mos晶体管pm55可以被关断。因此，可以在第三节点node_i处诱发接地电压。因此，被输入至感测电路530的感测输入信号sa_in可以具有接地电压(即，零伏特)。

具有接地电压的感测输入信号sa_in可以被施加至第一n-mos晶体管nm51的栅极和第四p-mos晶体管pm54的栅极二者。因此，第一n-mos晶体管nm51可以被关断，而第四p-mos晶体管pm54被导通。由于第四p-mos晶体管pm54被导通并且第一n-mos晶体管nm51被关断，所以从感测电路530输出的感测输出信号sa_out可以具有高电平。因此，通过感测感测输出信号sa_out的高电平，充当nvm单元510的单元晶体管的第一p-mos晶体管pm51可以被看做是被编程单元。

在具有被编程状态的第一p-mos晶体管pm51的读取操作中，不论第二n-mos晶体管nm52的特性以及构成感测电路530的第四p-mos晶体管pm54和第一n-mos晶体管nm51的特性如何，被输入至感测电路530的感测输入信号sa_in都可以具有接地电压。也就是说，即使第二n-mos晶体管nm52的特性以及构成感测电路530的第四p-mos晶体管pm54和第一n-mos晶体管nm51的特性根据温度和/或制造工艺的变化而改变，具有被编程状态的第一p-mos晶体管pm51的读取操作也可以不受第二n-mos晶体管nm52、第四p-mos晶体管pm54和第一n-mos晶体管nm51的特性的波动的影响。

图11是示出在图9中示出的nvm器件500中包括的初始单元晶体管的读取操作的电路图。参见图11，与在图9中所使用的相同的附图标号或标记表示相同的元件。参见图11，为了读出第一p-mos晶体管pm51的状态，选择使能信号selen可以被设置为具有低电平，以及感测放大使能信号saen可以被设置为具有高电平。由于感测放大使能信号saen被设置为具有高电平，所以使能信号saenb可以具有低电平。当感测放大使能信号saen具有高电平时，偏置电压vbias可以具有第二偏置电压vbias2。第二偏置电压vbias2可以对应于满足式1的条件的偏置电压vbias。

当选择使能信号selen和使能信号saenb二者均具有低电平时，第二p-mos晶体管pm52和第三p-mos晶体管pm53二者都可以被导通。此外，当感测放大使能信号saen具有高电平时，第二n-mos晶体管nm52也可以被导通。如果第一p-mos晶体管pm51具有与单元关断状态对应的初始状态，则第一节点node_g的电压，即，在位线bl处诱发的第二位线电压vbl(i)可以接近于电源电压vdd而非接近于接地电压。在此情况下，第二位线电压vbl(i)可以通过电源电压vdd根据第三p-mos晶体管pm53的第一等效电阻值与第二等效电阻值的比而进行的电压分割来确定，其中，第二等效电阻值与第一p-mos晶体管pm51和第二p-mos晶体管pm52的总等效电阻值对应。在一些实施例中，例如但不限制于：如果电源电压vdd是+5伏特，则第二位线电压vbl(i)可以是+3.5伏特。第二位线电压vbl(i)可以被施加给第五p-mos晶体管pm55的源极。

如参考式1所描述的，第二偏置电压vbias2可以等于或低于从第二位线电压vbl(i)减去第五p-mos晶体管pm55的阈值电压vth的绝对值所剩余的电压。如果第二位线电压vbl(i)是+3.5伏特并且第五p-mos晶体管pm55的阈值电压vth是-0.7伏特，则第二偏置电压vbias2可以等于或低于+2.8伏特。例如，如果第二偏置电压vbias2是+2伏特，其等于当具有被编程状态的第一p-mos晶体管pm51的读取操作被执行时的第二偏置电压vbias2，则第五p-mos晶体管pm55可以被导通。因此，第三节点node_i可以具有接近于第二位线电压vbl(i)的电压，例如，+3.4伏特，这是因为第五p-mos晶体管pm55的等效电阻值小于第二n-mos晶体管nm52的等效电阻值。因此，被输入至感测电路530的感测输入信号sa_in可以具有第三节点node_i的电压，即，+3.4伏特。

具有+3.4伏特的电压的感测输入信号sa_in可以被施加给第一n-mos晶体管nm51的栅极和第四p-mos晶体管pm54的栅极二者。因此，第一n-mos晶体管nm51可以被导通，而在第四p-mos晶体管pm54被关断。由于第四p-mos晶体管pm54被关断且第一n-mos晶体管nm51被导通，所以从感测电路530输出的感测输出信号sa_out可以具有低电平。因此，通过感测感测输出信号sa_out的低电平，充当nvm单元510的单元晶体管的第一p-mos晶体管pm51可以被看做是初始单元。

在具有初始状态的第一n-mos晶体管pm51的读取操作中，不论第二n-mos晶体管nm52的特性以及构成感测电路530的第四p-mos晶体管pm54和第一n-mos晶体管nm51的特性如何，被输入至感测电路530的感测输入信号sa_in都可以具有第二位线电压vbl(i)。也就是说，即使第二n-mos晶体管nm52的特性以及构成感测电路530的第四p-mos晶体管pm54和第一n-mos晶体管nm51的特性根据温度和/或制造工艺的变化而改变，具有初始状态的第一p-mos晶体管pm51的读取操作也可以不受第二n-mos晶体管nm52、第四p-mos晶体管pm54和第一n-mos晶体管nm51的特性的波动的影响。另外，由于第五p-mos晶体管pm55的等效电阻值相对极低，所以流过第三p-mos晶体管pm53的电流可以几乎都向折叠电路540而非nvm单元510分流。因此，由于第二位线电压vbl(i)而施加给充当单元晶体管的第一p-mos晶体管pm51的应力可以得到缓解或减轻。

根据上述实施例，nvm器件可以应用折叠电路，折叠电路产生感测输入信号，感测输入信号被输入至感测电路，并被设置为根据位线电压的电平而具有接地电压或位线电压。因此，nvm器件可以在读取操作期间具有宽的操作范围，以及可以降低对其中所包括的晶体管的特性的变化的敏感性。

以上已经出于说明性目的而公开了本公开的实施例。本领域普通技术人员将理解的是，在不脱离由所附权利要求所公开的本公开的范围和精神的前提下，可以做出各种修改、添加和替代。