移位寄存器单元及其驱动方法和驱动装置、栅极驱动电路的制作方法
【专利摘要】本发明涉及一种移位寄存器单元及其驱动方法和驱动装置、栅极驱动电路，该移位寄存器单元包括辅助输出模块，在温控电压端输入辅助输出模块对应的有效电平时，辅助输出模块能够产生与扫描脉冲同步的高电平脉冲叠加到扫描脉冲上，有助于提升扫描脉冲输出端输出的扫描脉冲的负载能力，从而增强移位寄存器单元的驱动能力。
【专利说明】
移位寄存器单元及其驱动方法和驱动装置、栅极驱动电路
技术领域
[0001]本发明涉及显示技术领域，尤其是涉及一种移位寄存器单元及其驱动方法和驱动装置、栅极驱动电路。
【背景技术】
[0002]G0A(Gate Driver On Array，栅极驱动电路集成到阵列基板上)是实现显示装置窄边化的一种重要手段。一般的，集成到阵列基板上的栅极驱动电路由多级的移位寄存器单元组成，每一级移位寄存器单元依次移位输出一个扫描脉冲到各行像素单元中的薄膜晶体管的栅极上，使得对应的薄膜晶体管导通，从而实现对各行像素单元的驱动过程。在一些低温环境下，移位寄存器单元中的一些元器件的性能可能因为低温而大幅下降，使得输出的扫描脉冲的电压达不到相应的薄膜晶体管的开启电平。
【发明内容】
[0003]本发明的一个目的在于提高栅极驱动电路在低温环境下的驱动能力。
[0004]第一方面，本发明提供了一种移位寄存器单元，包括:
[0005]输出模块，所述输出模块连接第一节点、时钟信号输入端和扫描脉冲输出端，适于在所述第一节点为高电平且所述时钟信号输入端为高电平时通过所述扫描脉冲输出端输出高电平的扫描脉冲；
[0006]所述辅助输出模块，连接所述第一节点、时钟信号输入端、扫描脉冲输出端和温控电压端，适于在所述第一节点和所述时钟信号输入端均为高电平且温控电压端为辅助输出模块的有效电平时，生成与所述扫描脉冲同步的高电平脉冲并叠加到所述扫描脉冲上。
[0007]进一步的，还包括；
[0008]输入模块，连接扫描脉冲输入端和第一节点，适于在扫描脉冲输入端为高电平时，将所述第一节点位置高电平；
[0009]复位模块，连接复位控制端和直流低电压端，适于在复位控制端为高电平时，将所述第一节点置为低电平；
[0010]重置模块，连接扫描脉冲输出端、直流低电压端和复位控制端，适于在复位控制端为高电平时，将所述扫描脉冲输出端置为低电平。
[0011]进一步的，所述输入模块包括第一晶体管，所述第一晶体管的栅极连接扫描脉冲输入端端，源极和漏极中的一个连接扫描脉冲输入端端，另一个连接第一节点；
[0012]所述复位模块包括第二晶体管，所述第二晶体管的栅极连接复位控制端，源极和漏极中的一个连接第一节点，另一个连接直流低电压端；
[0013]所述输出模块包括第三晶体管和第一电容;其中第三晶体管的栅极和第一电容的其中一端连接第一节点，源极和漏极中的一个连接时钟信号输入端，另一个连接扫描脉冲输出端;第一电容的另一端连接扫描脉冲输出端；
[0014]所述重置模块包括第四晶体管，所述第四晶体管的栅极连接复位控制端，源极和漏极中的一个连接扫描脉冲输出端，另一个连接直流低电压端；
[0015]第一晶体管、第二晶体管、第三晶体管和第四晶体管均为N型晶体管。
[0016]进一步的，还包括:加强复位模块和/或加强重置模块;并包括第二节点控制模块；其中
[0017]所述加强复位模块，连接第一节点、第二节点和直流低电压端;适于在第二节点为高电平时，将所述第一节点置为低电平；
[0018]所述加强重置模块，连接第二节点、扫描脉冲输出端和直流低电压端;适于在第二节点为高电平时，将扫描脉冲输出端置为低电平；
[0019]第二节点控制模块，连接第一节点、第二节点、高电压端和直流低电压端，适于在第一节点为高电平时，将第二节点置为低电平，在第一节点为低电平时，将第二节点置为高电平。
[0020]进一步的，所述加强复位模块包括第五晶体管，所述第五晶体管的栅极连接第二节点，源极和漏极中的一个连接直流低电压端，另一个连接第一节点;和/或，
[0021]所述加强重置模块包括第六晶体管，所述第六晶体管的栅极连接第二节点，源极和漏极中的一个连接扫描脉冲输出端，另一个连接直流低电压端;和/或，
[0022]所述第二节点控制模块包括第七晶体管、第八晶体管、第九晶体管和第十晶体管；所述第七晶体管的栅极连接第三节点，源极和漏极中的一个连接高电压端，另一个连接第二节点;所述第八晶体管和所述第九晶体管的栅极均连接第一节点，所述第八晶体管的源极和漏极中的一个连接第二节点，另一个连接直流低电压端;所述第九晶体管的源极和漏极中的一个连接第三节点，另一个连接直流低电压端;所述第十晶体管的源极和漏极中的一个以及栅极连接高电压端，源极和漏极中的另一个连接第三节点；
[0023]第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管均为N型晶体管。
[0024]进一步的，所述辅助输出模块包括第十一晶体管、第十二晶体管和第十三晶体管；
[0025]所述第十一晶体管的源极和漏极中的一个连接第四节点，另一个连接扫描脉冲输出端，所述第十三晶体管的源极和漏极中的一个连接第四节点，另一个连接时钟信号输入端，栅极连接温控电压端;所述第十二晶体管的栅极连接温控电压端，源极和漏极中的一个连接所述第十一晶体管的栅极，另一个连接第一节点；
[0026]所述第十一晶体管为N型晶体管。
[0027]进一步的，所述辅助输出模块包括第十一晶体管和第十二晶体管；
[0028]所述第十一晶体管的源极和漏极中的一个连接时钟信号输入端，另一个连接扫描脉冲输出端，所述第十二晶体管的栅极连接温控电压端，源极和漏极中的一个连接所述第十一晶体管的栅极，另一个连接第一节点；
[0029]所述第十一晶体管为N型晶体管。
[0030]进一步的，所述辅助输出模块包括第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管；
[0031]所述第十一晶体管的源极和漏极中的一个连接第四节点，另一个连接扫描脉冲输出立而;
[0032]所述第十二晶体管的栅极连接温控电压端，源极和漏极中的一个连接所述第十一晶体管的栅极，另一个连接第一节点；
[0033]所述第十三晶体管的栅极连接第五节点，源极和漏极中的一个连接第四节点，另一个连接温控电压端；
[0034]所述第十四晶体管的栅极连接时钟信号输入端，源极和漏极中的一个连接温控电压端，另一个连接第五节点；
[0035]第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管均为N型晶体管。
[0036]进一步的，所述辅助输出模块还包括第十五晶体管，所述第十五晶体管的栅极连接第二节点，源极和漏极中的一个连接第五节点，另一个连接扫描脉冲输出端;所述第十五晶体管为N型晶体管。
[0037]第二方面，本发明提供了一种栅极驱动电路，包括多个级联的移位寄存器单元，各个移位寄存器单元为上述任一项所述的移位寄存器单元。
[0038]第三方面，本发明提供了一种对上述任一项所述的移位寄存器单元进行驱动的方法，包括:
[0039]在检测到温度低于预设值时，将温控电压端置为辅助输出模块的有效电平。
[0040]第四方面，本发明提供了一种对上述任一项所述的移位寄存器单元进行驱动的驱动装置，包括温控模块，用于在检测到温度低于预设值时，将温控电压端置为辅助输入模块的有效电平。
[0041 ]第五方面，本发明提供了一种显示装置，包括上述所述的阵列基板。
[0042]本发明提供的移位寄存器单元中，包括辅助输出模块，在温控电压端输入辅助输出模块对应的有效电平时，辅助输出模块能够产生与扫描脉冲同步的高电平脉冲叠加到扫描脉冲上，有助于提升扫描脉冲输出端输出的扫描脉冲的负载能力，从而增强移位寄存器单元的驱动能力。
【附图说明】
[0043]通过参考附图会更加清楚的理解本发明的特征信息和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中:
[0044]图1为本发明一实施例提供的一种移位寄存器单元的结构示意图；
[0045]图2为对图1中的移位寄存器单元进行驱动时关键信号和节点的电位图；
[0046]图3为图1中的移位寄存器单元的一种可能的电路结构的示意图；
[0047]图4为图1中的移位寄存器单元的一种可能的电路结构的示意图；
[0048]图5为图1中的移位寄存器单元的一种可能的电路结构的示意图；
[0049]图6为图1中的移位寄存器单元的一种可能的电路结构的示意图。
【具体实施方式】
[0050]为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和【具体实施方式】对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
[0051]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
[0052]第一方面，本发明提供了一种移位寄存器单元，参见图1，该移位寄存器单元，包括:
[0053 ]输出模块100，输出模块100连接第一节点N1、时钟信号输入端CLK和扫描脉冲输出端OUTPUT，适于在第一节点NI为高电平且时钟信号输入端CLK为高电平时通过扫描脉冲输出端OUTPUT输出高电平的扫描脉冲；
[0054]辅助输出模块200，连接第一节点N1、时钟信号输入端CLK、扫描脉冲输出端OUTPUT和温控电压端Vs，用于在第一节点NI和时钟信号输入端CLK均为高电平且温控电压端Vs为辅助输出模块200的有效电平时，生成与扫描脉冲同步的高电平脉冲并叠加到扫描脉冲上。
[0055]第二方面，本发明还提供了一种用于对第一方面提供的移位寄存器单元进行驱动的方法，该方法可以包括:
[0056]在检测到温度低于预设值时，将温控电压端Vs置为辅助输入模块200的有效电平。
[0057]这样，当温度低于预设值时，辅助输出模块200进入有效状态，会产生与输出模块100所输出的扫描脉冲同步的高电平脉冲并叠加到所述扫描脉冲上，从而能够提升扫描脉冲输出端输出的扫描脉冲的负载能力，增强移位寄存器单元的驱动能力。
[0058]具体来说，这里的预设值根据实际的需要设置和设计，比如可以设置为-10°C等，具体如何设置这里的预设值并不会影响本发明的保护范围。
[0059]这里的驱动方法可以通过软件方法实现，也可以由硬件电路实现。本发明还提供了一种用以实现上述的驱动方法的装置，可以用以实现上述的驱动方法，该驱动装置包含一个温控模块，该温控模块用于在检测到温度低于预设值时，将温控电压端置为辅助输入模块的有效电平。
[0060]在具体实施时，这里进行温度检测的过程可以通过温度传感器实现。
[0061]同样参见图1，作为一种优选的方式，除了上述的输出模块100和辅助输出模块200，上述的移位寄存器单元还可以包含如下结构:
[0062]输入模块300，连接扫描脉冲输入端INPUT和第一节点NI，适于在扫描脉冲输入端INPUT为高电平时，将所述第一节点NI置为高电平；
[0063]复位模块400，连接复位控制端RESET和直流低电压端Vss，适于在复位控制端RESET为高电平时，将第一节点NI置为低电平；
[0064]重置模块500，连接扫描脉冲输出端OUTPUT、直流低电压端Vss和复位控制端RESET，适于在复位控制端RESET为高电平时，将扫描脉冲输出端OUTPUT置为低电平。
[0065]参见图2，这样的移位寄存器单元实现移位输出的工作过程如下:
[00??]在扫描脉冲输入端INPUT输入扫描脉冲(扫描脉冲的电平为高电平)的第一阶段SI，输入模块300会将第一节点NI置为高电平；同时在该阶段，可以通过在时钟信号输入端CLK为低电平，使得该阶段输出模块100不输出高电平；
[0067]在扫描脉冲输入完毕之后，进入输出扫描脉冲的第二阶段S2，在该阶段，通过在时钟信号输入端CLK施加高电平，能够使得输出模块100通过扫描脉冲输出端OUTPUT输出高电平；
[0068]在输出扫描脉冲的阶段之后，进入进行复位和重置的第三阶段S3，此时复位控制端上RESET上施加一个高电平脉冲，使得复位模块400将第一节点NI置为低电平，使得重置模块500将扫描脉冲输出端OUTPUT置为低电平；由于第一节点NI被拉低，则在该阶段以及该阶段之后直至下一帧扫描脉冲输入端INPUT输入扫描脉冲之前，输出模块100都不会再输出高电平。这样图1中的移位寄存器单元就完成了一个高电平的扫描脉冲的移位输出。同时如果在上述的驱动过程中，温控电压端Vs上被施加了辅助输出模块200的有效电平，会使得辅助输出模块2 O O在输出扫描脉冲的阶段S 2也输出一个高电平的扫描脉冲并叠加到输出模块100所输出的扫描脉冲上，使得该阶段扫描脉冲输出端OUTPUT的电压的负载能力增强(图2中，与没有叠加高电平的扫描脉冲时的输出端OUTPUT的电压相比，输出端OUTPUT的电压较高，图2中表示VI)，提升移位寄存器单元的驱动能力；而如果在上述的驱动过程中，温控电压端Vs上没有被施加辅助输出模块200的无效电平，则辅助输出模块200在第二阶段S2不会输出一个高电平的扫描脉冲并叠加到输出模块100所输出的扫描脉冲上，扫描脉冲输出端OUTPUT的电压为一个较低的电压(图2中表示为V2)。
[0069]进一步的，参见图1，上述的移位寄存器单元中还可以设置加强复位模块600和加强重置模块700;以及用于控制第二节点N2的电压的第二节点控制模块800;
[0070]其中，加强复位模块600，连接第一节点N1、第二节点N2和直流低电压端Vss;适于在第二节点N2为高电平时，将第一节点NI置为低电平；
[0071]加强重置模块700，连接第二节点N2、扫描脉冲输出端OUTPUT和直流低电压端Vss;适于在第二节点N2为高电平时，将扫描脉冲输出端OUTPUT置为低电平；
[0072]第二节点控制模块800，连接第一节点N1、第二节点N2、高电压端GCH和直流低电压端Vss，适于在第一节点NI为高电平时，将第二节点N2置为低电平，在第一节点NI为低电平时，将第二节点N2置为高电平。
[0073]由于在第一节点NI为高电平时，第二节点控制模块800将第二节点N2位置低电平，因此，当在第一节点NI为高电平的第一阶段SI和第二阶段S2，加强复位模块600和加强重置模块800均不会进行相应的复位和重置过程，保证移位寄存器单元正常输出扫描脉冲。而第一节点NI被拉低之后，第二节点控制模块800会将第二节点N2的电平拉高，从使得加强复位模块600能够持续的将第一节点NI置为低电平，避免第一节点NI上的正电荷累积，从而避免第一节点NI上正电荷的累积对显示过程的影响；第二节点N2的电平拉高还会使得加强重置模块700持续的将扫描脉冲输出端OUTPUT置为低电平，避免扫描脉冲输出端OUTPUT上的正电荷累积，从而避免扫描脉冲输出端OUTPUT上正电荷的累积对显示过程的影响。
[0074]不难理解的是，在能够通过其他方式避免第一节点NI和扫描脉冲输出端OUTPUT上的电荷累积的前提下，上述的加强复位模块600和加强重置模块700均不是必须设置的结构。
[0075]通过上述的分析可知，在实际应用中，图1中所示出的每一个功能模块均可以通过多种结构实现，在能够实现相应的功能的前提下，每一个功能模块具体采用何种结构实现均不会影响图1中的移位寄存器单元实现对应的功能。下面结合附图对各个功能模块的一些具体实施结构进行说明。
[0076]参见图3，为图1中的移位寄存器单元的一种可能的电路结构的示意图;M1-M13共十三个N型晶体管以及一个电容Cl，并具有时钟信号输入端CLK、扫描脉冲输入端INPUT、扫描脉冲输出端OUTPUT、复位控制端RESET、直流低电压输入端Vs s、温控电压端Vs ；
[0077]其中，第一晶体管Ml的栅极连接扫描脉冲输入端端INPUT，源极和漏极中的一个也连接扫描脉冲输入端INPUT，另一个连接第一节点NI;该第一晶体管Ml能够在扫描脉冲输入端INPUT为高电平时，将第一节点NI与扫描脉冲输入端INPUT导通，从而将第一节点NI置为高电平，相当于上述的输入模块300;
[0078]第二晶体管M2的栅极连接复位控制端RESET，源极和漏极中的一个连接第一节点NI，另一个连接直流低电压端Vss;第二晶体管M2能够在复位控制端RESET为高电平时，将第一节点NI与直流低电压端Vss导通，从而将第一节点NI的电平拉低，相当于上述的复位模块400；
[0079]第三晶体管M3的栅极和第一电容Cl的其中一端连接第一节点NI，源极和漏极中的一个连接时钟信号输入端CLK，另一个连接扫描脉冲输出端OUTPUT;第一电容Cl的另一端连接扫描脉冲输出端OUTPUT;第三晶体管M3和第一电容Cl可以在第一节点NI的高电平且时钟信号输入端CLK为高电平时，将扫描脉冲输出端OUTPUT与时钟信号输入端CLK相连，从而将扫描脉冲输出端OUTPUT置为高电平，相当于上述的输出模块100;
[0080]第四晶体管M4的栅极连接复位控制端RESET，源极和漏极中的一个连接扫描脉冲输出端OUTPUT，另一个连接直流低电压端Vss;该第四晶体管M4能够在复位控制端RESET为高电平时导通，将扫描脉冲输出端OUTPUT和直流低电压端Vss相连，从而将扫描脉冲输出端OUTPUT置为低电平，相当于上述的重置模块500;
[0081]第五晶体管M5的栅极连接第二节点N2，源极和漏极中的一个连接直流低电压端Vss，另一个连接第一节点NI;该第五晶体管M5能够在第二节点N2为高电平时，将第一节点NI与直流低电压端Vss相连，从而将第一节点NI置为低电平，相当于上述的加强复位模块600；
[0082]第六晶体管M6的栅极连接第二节点N2，源极和漏极中的一个连接扫描脉冲输出端OUTPUT，另一个连接直流低电压端Vss;该第六晶体管M6能够在第二节点N2为高电平时，将扫描脉冲输出端OUTPUT与直流低电压端Vss相连，从而将扫描脉冲输出端OUTPUT置为低电平，相当于上述的加强重置模块700;
[0083 ]第七晶体管M7的栅极连接第三节点N3，源极和漏极中的一个连接高电压端GCH，另一个连接第二节点N2;第八晶体管M8和第九晶体管M9的栅极均连接第一节点NI，第八晶体管M8的源极和漏极中的一个连接第二节点N2，另一个连接直流低电压端Vss;第九晶体管M9的源极和漏极中的一个连接第三节点N3，另一个连接直流低电压端Vss;第十晶体管MlO的源极和漏极中的一个以及栅极连接高电压端GCH，源极和漏极中的另一个连接第三节点N3;这样当第一节点NI为高电平时，第八晶体管M8和第九晶体管M9导通，将第二节点N2和第三节点N3均连接到直流低电压端Vss，从而拉低第二节点N2和第三节点N3的电压使得第七晶体管M7关断，第五晶体管M5和第六晶体管M6也关断；当第一节点NI为低电平时，第八晶体管M8和第九晶体管M9关断，由于第十晶体管M20的导通，第三节点N3的电压与高电平端GCH的电压保持一致，为高电平，进而使得第七晶体管M7导通，第二节点N2的电压与高电平端GCH的电压保持一致，为高电平;这样第七晶体管M7、第八晶体管M8、第九晶体管M9和第十晶体管MlO就实现了上述的第二节点控制模块800的功能，相当于上述的第二节点控制模块800;
[0084]第十一晶体管Mll的源极和漏极中的一个连接第四节点N4，另一个连接扫描脉冲输出端OUTPUT，第十三晶体管M13的源极和漏极中的一个连接第四节点N4，另一个连接时钟信号输入端CLK;第十二晶体管M12的栅极和第十三晶体管M13的栅极均连接温控电压端Vs，第十二晶体管M12的源极和漏极中的一个连接第十一晶体管Mll的栅极，另一个连接第一节点N2。在温控电压端Vs为高电平时，第十二晶体管M12和第十三晶体管M13均导通，使得第十一晶体管Mll的栅极与第一节点NI导通，第十一晶体管Mll的源极和漏极中的一个与时钟信号端CLK导通，另一个与扫描脉冲输出端OUTPUT导通;此时第^^一晶体管Mll的各个电极端的连接关系与第三晶体管M3的各个电极端的连接关系相当，当第三晶体管M3输出扫描脉冲到扫描脉冲输出端OUTPUT时，第^^一晶体管Ml I也会输出一个同步的脉冲到扫描脉冲输出端OUTPUT，从而与第三晶体管M3输出的扫描脉冲叠加为一个负载能力更强的扫描脉冲;在温控电压端Vs为低电平时，第十一晶体管Mll无法连接到时钟信号端CLK和扫描脉冲输出端OUTPUT，也无法输出相应的高电平脉冲;可见这里的第i^一晶体管Ml 1、第十二晶体管Ml 2和第十三晶体管M13实现了上述的辅助输出模块200的功能，相当于上述的辅助输出模块200，该辅助输出模块200的有效电平为高电平，无效电平为低电平。
[0085]参见图4，为图1中的移位寄存器单元的再一种可能的电路结构的示意图；与图3所示的电路结构不同的是，其中的辅助输出模块200不包含第十三晶体管M13，且第十一晶体管Ml I的源极和漏极中的一个连接扫描脉冲输出端OUTPUT，另一个直接连接时钟信号端CLK;图4中所示的移位寄存器单元中，当在温控电压端Vs为高电平时，第十一晶体管Mll的各个电极端的连接关系也与第三晶体管M3的各个电极端的连接关系相当，当第三晶体管M3输出扫描脉冲到扫描脉冲输出端OUTPUT时，第^^一晶体管Ml I也会输出一个同步的脉冲到扫描脉冲输出端OUTPUT，从而与第三晶体管M3输出的扫描脉冲叠加为一个电压更高的扫描脉冲；当在温控电压端Vs为高电平时，由于第十一晶体管Mll的栅极无法连接到第一节点NI上，则无法在第一节点NI为高电平时导通，以向扫描脉冲输出端OUTPUT输出扫描脉冲。可见，图4中所示的第十一晶体管M11、第十二晶体管M12也能够实现辅助输出模块200的功能。
[0086]不难理解的是，图3和图4所示的电路结构中，第十二晶体管M12以及第十三晶体管Ml 3均可以替换为P型晶体管，此时对应的辅助输出模块的有效电平为低电平。
[0087]参见图5，为图1中的移位寄存器单元的再一种可能的电路结构的示意图；与图3所示的电路结构不同的是，该辅助输出模块200包含四个N型晶体管；即第十一晶体管M11、第十二晶体管Ml 2、第十三晶体管Ml 3和第十四晶体管M14;
[0088]第^^一晶体管MlI的源极和漏极中的一个连接第四节点N4，另一个连接扫描脉冲输出端OUTPUT;
[0089]第十二晶体管M12的栅极连接温控电压端Vs，源极和漏极中的一个连接所述第十一晶体管Ml I的栅极，另一个连接第一节点NI;
[0090]第十三晶体管M13的栅极连接第五节点N5，源极和漏极中的一个连接第四节点N4，另一个连接温控电压端Vs;
[0091]第十四晶体管M14的栅极连接时钟信号输入端CLK，源极和漏极中的一个连接温控电压端Vs，另一个连接第五节点N5。
[0092]这样当温控电压端Vs为高电平(此时高电平为辅助输出模块200的有效电平)且时钟信号输入端CLK为高时，会使得第十四晶体管M14导通，将第五节点N5置为高电平，第五节点N5为高电平又使得第十三晶体管M13导通;另一方面，温控电压端Vs为高电平使得第十二晶体管M12导通，这样在第一节点NI为高电平时，第四节点N4也被置为高电平，从而将第十一晶体管Mll导通;这样实现了温控电压端Vs与扫描脉冲输出端OUTPUT的导通;而一旦温控电压端Vs为高电平、第一节点NI为高电平和时钟信号输入端CLK为高电平这三个条件中的一个条件得不到满足，温控电压端Vs均不会与扫描脉冲输出端OUTPUT的导通。也就是说，当温控电压端Vs为高电平时，辅助输出模块200仅会在第一节点NI为高电平且时钟信号输入端CLK为高电平时，输出一个与第三晶体管M3同步的高电平脉冲;而当温控电压端Vs为低电平时，不会输出相应的高电平脉冲。可见图5中的第十一晶体管M11、第十二晶体管M12、第十三晶体管M13和第十四晶体管M14也能够实现辅助输出模块200的功能。
[0093]图5所示的移位寄存器单元中的辅助输出模块200中，在温控电压端Vs为高电平时，是利用温控电压端Vs的电压拉高扫描脉冲输出端OUTPUT的电压。与时钟信号输入端CLK相连的是第十四晶体管M14的栅极，第十四晶体管M14仅起到了开关晶体管的作用，这样第十四晶体管M14的尺寸可以设计的较小，从而可以降低驱动时钟信号输入端CLK所需的功耗(如果第十四晶体管M14的尺寸过大，会形成较大的寄生电容，与该晶体管相连的信号线相对的也就需要较大的功耗)。而图3和图4所示的方式中，与时钟信号输入端CLK相连的是第十三晶体管M13和第^^一晶体管Mll的源极或者漏极，第十三晶体管M13和第^^一晶体管Mll起到了驱动晶体管的作用，如果其尺寸设计的过小，将无法很好的提供高电平的脉冲(尺寸小将导致该晶体管的电阻大，导致时钟信号输入端CLK提供的电压经过该晶体管后压降较大)。
[0094]参见图6，为图1中的移位寄存器单元的再一种可能的电路结构的示意图；与图5不同的是，还包括一个还包括第十五晶体管M15;第十五晶体管M15的栅极连接第二节点N2，源极和漏极中的一个连接第五节点N5，另一个连接扫描脉冲输出端OUTPUT;第十五晶体管为N型晶体管。
[0095]图6所示图5所示的电路结构中的辅助输出模块200中第十一晶体管M11、第十二晶体管M12、第十三晶体管M13和第十四晶体管M14的工作流程与图5中所示的图5所示的移位寄存器单元中的辅助输出模块200的工作流程一致，参见对图5所示的电路结构的说明可知，图6中所示的电路结构中的第十一晶体管M11、第十二晶体管M12、第十三晶体管M13和第十四晶体管M14也能够实现相应的辅助模块的功能。
[0096]并且由于在图6中，由于第十五晶体管M15的存在，能够使得在第二节点N2为高电平时，第五节点N5与扫描脉冲输出端OUTPUT导通，而第二节点N2为高电平时，扫描脉冲输出端OUTPUT还与直流低电压端Vss导通，因此第五节点N5也与直流低电压端Vss导通，从而被置为低电平。这样就在上述的第一阶段SI和第二阶段S2之外的其他阶段，辅助输出模块200能够通过该第十五晶体管M15持续的将第十三晶体管M13置为低电平，避免第十三晶体管M13的导通，影响显示驱动过程。而在第二节点N2为低电平的第一阶段SI和第二阶段S2，第十五晶体管M15关断，不会对第五节点N5的电压产生较大影响，不会影响辅助输出模块200实现其基本功能。
[0097]另一方面，本发明提供了一种栅极驱动电路，该栅极驱动电路包括多个级联的移位寄存器单元，各个移位寄存器单元为上述任一项所述的移位寄存器单元。
[0098]在具体实施时，上述的各个移位寄存器单元的级联方式可以参见现有技术，在此已不再详细说明。
[0099]再一方面，本发明还提供了一种显示装置，该显示装置包括上述任一项所述的栅极驱动电路。
[0100]在具体实施时，这里的显示装置可以为:电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0101]虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。
【主权项】
1.一种移位寄存器单元，其特征在于，包括: 输出模块，连接第一节点、时钟信号输入端和扫描脉冲输出端，适于在所述第一节点为高电平且所述时钟信号输入端为高电平时通过所述扫描脉冲输出端输出高电平的扫描脉冲； 所述辅助输出模块，连接所述第一节点、时钟信号输入端、扫描脉冲输出端和温控电压端，适于在所述第一节点和所述时钟信号输入端均为高电平且温控电压端为辅助输出模块的有效电平时，生成与所述扫描脉冲同步的高电平脉冲并叠加到所述扫描脉冲上。2.根据权利要求1所述的移位寄存器单元，其特征在于，还包括； 输入模块，连接扫描脉冲输入端和第一节点，适于在扫描脉冲输入端为高电平时，将所述第一节点位置高电平； 复位模块，连接复位控制端和直流低电压端，适于在复位控制端为高电平时，将所述第一节点置为低电平； 重置模块，连接扫描脉冲输出端、直流低电压端和复位控制端，适于在复位控制端为高电平时，将所述扫描脉冲输出端置为低电平。3.根据权利要求2所述的移位寄存器单元，其特征在于，所述输入模块包括第一晶体管，所述第一晶体管的栅极连接扫描脉冲输入端端，源极和漏极中的一个连接扫描脉冲输入端端，另一个连接第一节点； 所述复位模块包括第二晶体管，所述第二晶体管的栅极连接复位控制端，源极和漏极中的一个连接第一节点，另一个连接直流低电压端； 所述输出模块包括第三晶体管和第一电容;其中第三晶体管的栅极和第一电容的其中一端连接第一节点，源极和漏极中的一个连接时钟信号输入端，另一个连接扫描脉冲输出端;第一电容的另一端连接扫描脉冲输出端； 所述重置模块包括第四晶体管，所述第四晶体管的栅极连接复位控制端，源极和漏极中的一个连接扫描脉冲输出端，另一个连接直流低电压端； 第一晶体管、第二晶体管、第三晶体管和第四晶体管均为N型晶体管。4.根据权利要求2所述的移位寄存器单元，其特征在于，还包括:加强复位模块和/或加强重置模块;并包括第二节点控制模块;其中 所述加强复位模块，连接第一节点、第二节点和直流低电压端;适于在第二节点为高电平时，将所述第一节点置为低电平； 所述加强重置模块，连接第二节点、扫描脉冲输出端和直流低电压端;适于在第二节点为高电平时，将扫描脉冲输出端置为低电平； 第二节点控制模块，连接第一节点、第二节点、高电压端和直流低电压端，适于在第一节点为高电平时，将第二节点置为低电平，在第一节点为低电平时，将第二节点置为高电平。5.根据权利要求4所述的移位寄存器单元，其特征在于， 所述加强复位模块包括第五晶体管，所述第五晶体管的栅极连接第二节点，源极和漏极中的一个连接直流低电压端，另一个连接第一节点;和/或， 所述加强重置模块包括第六晶体管，所述第六晶体管的栅极连接第二节点，源极和漏极中的一个连接扫描脉冲输出端，另一个连接直流低电压端;和/或， 所述第二节点控制模块包括第七晶体管、第八晶体管、第九晶体管和第十晶体管;所述第七晶体管的栅极连接第三节点，源极和漏极中的一个连接高电压端，另一个连接第二节点；所述第八晶体管和所述第九晶体管的栅极均连接第一节点，所述第八晶体管的源极和漏极中的一个连接第二节点，另一个连接直流低电压端;所述第九晶体管的源极和漏极中的一个连接第三节点，另一个连接直流低电压端;所述第十晶体管的源极和漏极中的一个以及栅极连接高电压端，源极和漏极中的另一个连接第三节点； 第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管均为N型晶体管。6.根据权利要求2-5任一项所述的移位寄存器单元，其特征在于，所述辅助输出模块包括第i^一晶体管、第十二晶体管和第十三晶体管； 所述第十一晶体管的源极和漏极中的一个连接第四节点，另一个连接扫描脉冲输出端，所述第十三晶体管的源极和漏极中的一个连接第四节点，另一个连接时钟信号输入端，栅极连接温控电压端;所述第十二晶体管的栅极连接温控电压端，源极和漏极中的一个连接所述第十一晶体管的栅极，另一个连接第一节点； 所述第十一晶体管为N型晶体管。7.根据权利要求2-5任一项所述的移位寄存器单元，其特征在于，其特征在于，所述辅助输出模块包括第十一晶体管和第十二晶体管； 所述第十一晶体管的源极和漏极中的一个连接时钟信号输入端，另一个连接扫描脉冲输出端，所述第十二晶体管的栅极连接温控电压端，源极和漏极中的一个连接所述第十一晶体管的栅极，另一个连接第一节点； 所述第十一晶体管为N型晶体管。8.根据权利要求2-5任一项所述的移位寄存器单元，其特征在于，所述辅助输出模块包括第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管； 所述第十一晶体管的源极和漏极中的一个连接第四节点，另一个连接扫描脉冲输出端； 所述第十二晶体管的栅极连接温控电压端，源极和漏极中的一个连接所述第十一晶体管的栅极，另一个连接第一节点； 所述第十三晶体管的栅极连接第五节点，源极和漏极中的一个连接第四节点，另一个连接温控电压端； 所述第十四晶体管的栅极连接时钟信号输入端，源极和漏极中的一个连接温控电压端，另一个连接第五节点； 第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管均为N型晶体管。9.根据权利要求8所述的移位寄存器单元，其特征在于，所述辅助输出模块还包括第十五晶体管，所述第十五晶体管的栅极连接第二节点，源极和漏极中的一个连接第五节点，另一个连接扫描脉冲输出端;所述第十五晶体管为N型晶体管。10.—种栅极驱动电路，其特征在于，包括多个级联的移位寄存器单元，各个移位寄存器单元为根据权利要求1-9任一项所述的移位寄存器单元。11.一种对根据权利要求1-9任一项所述的移位寄存器单元进行驱动的方法，其特征在于，包括: 在检测到温度低于预设值时，将温控电压端置为辅助输出模块的有效电平。12.—种对如1-9任一项所述的移位寄存器单元进行驱动的驱动装置，其特征在于，包括温控模块，用于在检测到温度低于预设值时，将温控电压端置为辅助输入模块的有效电平。13.—种显示装置，其特征在于，包括根据权利要求10所述的栅极驱动电路。
【文档编号】G09G3/20GK105845184SQ201610161596
【公开日】2016年8月10日
【申请日】2016年3月21日
【发明人】陈宇霆
【申请人】京东方科技集团股份有限公司, 合肥鑫晟光电科技有限公司