专利名称：集成电路器件及其方法
技术领域：
本发明涉及集成电路，尤其涉及在衬底中带有凹部(recess)的集成电路。
相关技术在集成电路的制造中，由于尺寸变得更小而变得更为明显的一个问题是在衬底中的凹部，这种凹部出现在标准加工过程中。由于在刻蚀掉在衬底上的一部分材料层的过程中露出了衬底，因此最初出现了衬底中的凹部。在去除掉被刻蚀层的过程中和/或之后，将刻蚀剂施加到衬底上一段时间。一个例子是有这样一个位置，当另一种材料在不同位置一开始刻蚀，在该位置中就有露出的衬底。另一个例子是，在刻蚀其它位置的材料的过程中对衬底上的薄层进行刻蚀，这样，通过刻蚀其它位置的材料，衬底变为露出的部分路径。另一个例子是，刻蚀掉衬底上的层，并在衬底露出之后，以过刻蚀的方式继续进行刻蚀，从而确保将需要去除的层完全去除。所希望选择的刻蚀剂不明显地刻蚀半导体衬底，但实际上这种刻蚀剂非常难以使用。因此，通过对半导体衬底(典型为硅)不具备某些刻蚀作用的刻蚀剂来去除需要被去除的层。这种方法示于图1-9中。
图1所示的是一种用于制造集成电路的半导体器件10，该半导体器件10包括衬底12、多晶硅栅极14、氮化物的防反射涂层(ARC)16、以及位于栅极14和衬底12之间并在相邻于栅极14的区域中延伸的薄氧化物18。为了去除氮化物ARC16，采用刻蚀剂，例如基于卤素的材料，如氟和氯。虽然不像刻蚀氮化物那样快，但是这些刻蚀剂还刻蚀硅。这样去除ARC 16的结果是图2中所示的凹进表面22。图3所示的是在形成侧壁间隔24之后的器件10。侧壁间隔24由氧化物形成，正如本领域所公知的那样，侧壁间隔24是通过下述方式得到的提供相对保形的层，随后利用各向异性刻蚀对该层进行刻蚀。这造成在衬底12中与侧壁间隔24对齐的另一凹部。图4所示的是利用侧壁间隔24作为掩模形成的源极/漏极区域26和源极/漏极28。这种注入通常被称作延伸(extension)注入，具有比随后的重源极/漏极注入更低的掺杂浓度。
图5所示的是在淀积了氧化物衬垫30和氮化物层32之后的器件10。然后与衬垫30一样对氮化物层32进行深刻蚀，得到侧壁间隔34和衬垫部分38。在这种加工中，源极/漏极区域26和28扩散，扩大了源极/漏极区域26和28的面积。图7所示的是在重注入之后的器件10，从而利用侧壁间隔34作为掩模形成了重掺杂区40和42。图8中所示的是由于标准加工造成的源极/漏极区域26和28的连续膨胀以及区域40和42的扩散。
图9所示的是在形成了在区域40和42下面延伸的硅化物区48和50之后的器件10。这同样示出了作为区域26和28的剩余部分的区域49和51的完全扩散。这些区域可以不向栅极氧化物20的所有路径延伸。利用不完全延伸到与栅极氧化物20接触的区域49和51，在栅极44和在区域49和51之间形成的沟道之间存在一些额外的空间，因此在区域49和51之间经过的电流小于如果它们扩散到非常接近于栅极20的情况下经过的电流。这是不利的，由于邻近栅极44的衬垫12的凹部直接造成了扩散必须经过的额外距离。硅化物区域46也形成在栅极14的顶部，并消耗显著量的栅极14，从而留下作为多晶硅区域44和硅化物区域46的组合的栅极。
因此，需要减少在正常加工中在衬底中出现的凹部的严重影响。随着尺寸减小、电压降低，这种问题变得更糟。如果源极和漏极不具有与上覆栅极的重叠的特征(proper)，那么完全倒置沟道并在源极和漏极之间提供最佳电流的能力就受到影响。
图1-9表示根据原有技术的半导体器件的连续截面。
图10-18是根据本发明一个实施例制造的半导体器件的连续截面。
图19-25是根据本发明的另一实施例制造的的半导体器件的连续截面。
具体实施例方式
在衬底中带有凹部的问题通过下述方式克服，等待直至随后在工艺中除去氮化物防反射涂层(ARC)，使得出现的凹部对于源极和漏极移入非常接近于栅极电介质并与栅极重叠具有小得多的影响。一种实现的方式是等待直至用于掩蔽重源极/漏极注入的侧壁间隔叠层在去除氮化物ARC之前处于适当位置。作为选择，在形成了用于源极/漏极延伸注入的侧壁间隔之后去除氮化物ARC，在这种情况下利用湿刻蚀去除氮化物ARC。
图10所示的是在形成侧壁间隔70之后的器件60，作为图2中所示的结构的替代。图10的结构遵照图1所示的器件结构。器件60包括衬底62、可由多晶硅制成并作为构图导电层类型的栅极64、栅极氧化物66、可为氮化物的ARC 16和侧壁间隔70。用于衬底62的优选材料是硅，用于侧壁间隔70的优选材料是氧化物。ARC 16也可以是氮化物之外的一些其它有效的防反射材料。栅极64也可以是多晶硅之外的材料。侧壁间隔70由被相对保形的各向异性刻蚀的氧化物层形成。作为这种各向异性刻蚀的结果，形成了衬底62的凹部(recess)71。这是所需过刻蚀的结果，从而确保去除掉除形成侧壁间隔的位置之外、用于形成侧壁间隔的所有层。由于在过刻蚀的时候仅露出衬底，因此凹部比较小。图11所示的是在源极/漏极延伸注入后的器件60，形成了邻近围绕栅极64的侧壁间隔70的源极/漏极区72和源极/漏极区74。
图12所示的是在形成衬垫76、层78和层80之后的器件60。层76、78和80是所有典型的电介质材料。层76优选是氧化物，层78优选是氮化物，层80优选是氧化物，但替代的典型电介质可以是非晶硅。图13所示的是利用各向异性刻蚀由层80形成的侧壁间隔82。这在邻近侧壁间隔82的区域中露出氮化物层78，上述区域包括在栅极64和ARC68上的区域以及用作衬底的一部分层76。图14所示的是在进行过氮化物刻蚀后的器件60，去除掉层78的未覆盖部分，留下围绕栅极64的氮化物部分84。这同时具备去除掉在ARC68上的层76部分从而留下层76的部分86的作用。在步骤中，区域72和74相互扩散并扩散到栅极64以下。具有相对少量的衬底62凹部，扩散工艺在克服少量凹部方面是有效的。继续氮化物的去除直至去除掉ARC68，这还导致侧壁间隔84的高度的降低，从而留下侧壁间隔88。由于过刻蚀导致侧壁间隔88略低于多晶硅64，过刻蚀必须确保所有的ARC68被去除掉。在衬底62中与侧壁间隔82对齐的比较大的凹部与最初出现在ARC68的刻蚀过程中。这种刻蚀优选是干法刻蚀，这是因为与湿法刻蚀相比其优异的缺陷(defectivity)特性。和采用湿法刻蚀相比，采用干法刻蚀会在衬底62中形成更大的凹部。然而，在这种情况下，相对差不是关键，这是因为凹部从负面影响源极/漏极区域72和74与栅极64重叠能力的区域明显去除掉。
图16所示的是在重源极/漏极注入之后的器件60，从而使与用作注入掩模的侧壁间隔82对齐的源极/漏极区90和92重掺杂。如果侧壁间隔82选择为非晶硅，应在此注入之后去除。图17所示的是在硅化物步骤形成同样与侧壁间隔82对齐的硅化物区94和96之后的器件结构60。如果侧壁间隔82选择成非晶硅，应在形成硅化物的步骤之前去除。在所描述的例子中，侧壁间隔82是氧化物。图18中所示的是源极/漏极区域72和74的部分100和102，部分100和102分别充分地扩散以覆盖栅极64。在形成侧壁间隔70的过刻蚀过程中造成的比较小的凹部是完全需要被克服的，从而使源极/漏极区域100和102覆盖栅极64。在图18所示的最终器件结构中，由去掉ARC 16所造成的凹部是不明显的。在凹进区域内硅化物的形成解决了仍旧有凹部存在的情况。由此发现，由于通过干法蚀刻去除ARC层使得比较大的凹进区域的位置移动至进一步远离栅极区域，因此这种比较大的凹进区域不影响源极/漏极必须扩散以获得所需重叠的距离。
图19所示出的是表示为另一实施例的起点的器件结构110，该器件结构110由非易失性存储器(NVM)晶体管111和标准晶体管113构成，它们全都形成在衬底112中。如图19所示，晶体管111包括栅极氧化物130、浮动栅极114、中间电介质层120和控制栅极118。标准晶体管113包括栅极氧化物132和栅极116。在控制栅极118上面是ARC层126，在栅极116之上是ARC层128。这是两个同时形成的晶体管，被表示为由于侧壁间隔122和124的形成而出现的晶体管，类似于图10。因此，在衬底112的表面中存在凹部，在图19中表示为134和136。这种凹部是由于在侧壁间隔122的形成过程中的过刻蚀而引起的。图20所示的是利用湿法刻蚀去除ARC层126和128之后的器件结构110。通过采用湿法刻蚀，在图120中表示为134和136的凹部明显少于如果采用干法刻蚀而存在的。典型的湿法刻蚀化学物质是磷酸。用于氮化物的典型干法刻蚀是CF4+HBO。由于侧壁间隔122保护中间电介质层120，因此湿法刻蚀在此位置是有效的。在没有侧壁间隔122保护中间电介质层120的条件下，湿法刻蚀将恶化电介质层120，使得在存储元件114和控制栅极118之间出现问题。在存储元件114(在这里描述的情况中是浮动栅极)和控制栅极118之间不存在泄漏是至关重要的。采取侧壁间隔122的保护，湿法刻蚀将不会危害中间电介质层120。这还表现出最终的晶体管113去除掉了ARC128。
图21中所示的在利用侧壁间隔122作掩模、侧壁间隔124作掩模进行了延伸注入之后的器件结构11。形成了最终源极/漏极延伸区域138、140、142和144。图22中所示的是在衬垫146和氮化物层148之后的器件结构。然后对氮化物层148进行各向异性刻蚀，从而形成侧壁间隔150和侧壁间隔152。在形成侧壁间隔150和152的过程中由于去除掉氮化物层148而露出的那些区域中，大量地(如果不完全地)去除掉衬垫146。图24中所示出的是在利用侧壁间隔150和152作掩模重注入以形成重掺杂的源极/漏极区域154、156、158和160之后的结构。
图25中所示出的是在硅化物形成以形成硅化物区170、172、174和176之后的器件结构110。因此，源极/漏极区域142和144在很大程度上被硅化物区域170、172、174和176消耗。同样，栅极区114和116分别被硅化物区164和168稍微消耗掉。这留下了用于晶体管111的多晶硅部分167和用于晶体管113的多晶硅部分166。尽管存在凹部，但源极/漏极部分178、180、182和184充分地延伸和扩散以覆盖栅极区167和166，尽管仍有由ARC的去除引起的凹部需克服。这种ARC的去除是通过湿法刻蚀，使得凹部的量(amount of therecess)明显低于干刻蚀的。虽然干法刻蚀是优选的，但是在非易失性存储器的情况下，完全重叠的显著性远大于标准晶体管。因此更重要的是，在浮动栅极和其中具有电荷存储的区域之间的重叠，从而在源极/漏极区域中具有良好重叠。并且，通过具有在侧壁间隔122的形成之后去除的ARC，凹部的位置不具有与如图1-9中所示的、在形成这种侧壁间隔之前就除去ARC的情况下那么严重的影响。在图1-9的情况下，在除掉ARC层之后形成了侧壁间隔24。
权利要求
1.一种形成集成电路器件的方法，包括设置半导体衬底；在半导体衬底上形成第一构图层，其中第一构图层具有第一顶部、第一侧壁和第二侧壁，第一侧壁和第二侧壁近似垂直并彼此相对；在构图的电介质层上形成第二构图层，其中第二构图层具有第二顶部、第三侧壁和第四侧壁，第三侧壁和第四侧壁近似垂直并彼此相对，分别与第一侧壁和第二侧壁近似共面；在第二构图层上形成防反射涂层(ARC)；在第一顶部和第二顶部上、并邻接于第一侧壁、第二侧壁、第三侧壁和第四侧壁形成第一电介质层；去除一部分第一电介质层，从而形成邻接第一侧壁和第三侧壁的第一电介质区域和邻接于第三侧壁和第四侧壁的第二电介质区域，其中该部分包括在第一顶部和第二顶部上形成的第一电介质层的区域；在去除该部分第一电介质层之后去除ARC；和在半导体衬底中、在第一构图层和第二构图层的下面形成沟道区。
2.根据权利要求1的方法，其中第一构图层是栅极电介质，第二构图层是栅极。
3.根据权利要求2的方法，还包括在去除ARC之前在半导体衬底内形成浅掺杂区域。
4.根据权利要求2的方法，其中去除ARC是湿法工艺。
5.根据权利要求2的方法，其中去除ARC是干法工艺。
6.根据权利要求2的方法，进一步包括在第一电介质区域和第二电介质区域上形成第二电介质层；在第二电介质层上形成第三电介质层；和各向异性地刻蚀第三电介质层和第二电介质层，从而形成邻近第一构图层和第二构图层的间隔层的第一和第二部分。
7.根据权利要求6的方法，进一步包括在第三电介质层上形成第四层；和各向异性地刻蚀针对第三电介质层选择的第四层。
8.根据权利要求7的方法，其中各向异性地刻蚀第四层，形成间隔的第三部分。
9.根据权利要求8的方法，其中第四层是氧化物。
10.根据权利要求7的方法，进一步包括在第一构图层上形成硅化物区域；在各向异性刻蚀第四层之后、在形成硅化物之前，去除第四层。
11.根据权利要求10的方法，其中第四层是非晶硅。
12.根据权利要求6的方法，其中第二电介质层是氧化物，第三电介质层是氮化物。
13.根据权利要求1的方法，其中第一电介质区域和第二电介质区域包括第一氧化物层和在第一氧化物层上形成的第一氮化物层的叠层。
14.根据权利要求13的方法，进一步包括第二氧化物层。
15.根据权利要求1的方法，进一步包括在去除该部分ARC之前对第一和第二电介质区域进行氧化，其中去除ARC是湿法工艺。
16.根据权利要求1的方法，其中第二构图层是非易失性存储器器件的电荷存储层。
17.一种形成集成电路器件的方法，包括设置半导体衬底；在半导体衬底上形成构图电介质层；在构图的电介质层上形成构图导电层；在构图导电层上形成防反射涂层(ARC)；在构图电介质层和构图导电层上形成第一电介质层；在第一电介质层上形成第二电介质层；在第二电介质层上形成第一层；去除部分第一层以形成第一构图层，其中第一构图层邻近构图导电层和构图电介质层；去除部分第二电介质层以形成邻近第一构图层的第一电介质区域；去除部分第一电介质层以形成邻近第一电介质区域的第二电介质区域；和在去除该部分第一电介质层之后去除ARC。
18.根据权利要求17的方法，进一步包括在第一层上形成第二层；去除针对第一层选择的一部分第二层，从而形成第二层中邻近第一构图层的构图的第一部分。
19.根据权利要求18的方法，其中去除ARC是干法工艺。
20.根据权利要求18的方法，其中第二层是氧化物，第一层是氮化物，第二电介质层是氧化物，第一电介质层是氧化物。
21.根据权利要求20的方法，进一步包括去除该部分第二层，其中第二层是非晶硅。
22.根据权利要求17的方法，其中第一电介质层是氧化物，第二电介质层是氮化物，第一层是氧化物。
23.根据权利要求22的方法，其中去除ARC是湿法工艺。
24.一种形成集成电路器件的方法，包括设置具有第一部分和第二部分的半导体衬底；形成栅极叠层，该栅极叠层包括在半导体衬底的第一部分上形成的栅极电介质；和在栅极电介质上形成的栅极；在栅极叠层上形成第一构图防反射涂层(ARC)；形成非易失性存储器叠层，该叠层包括在半导体衬底的第二部分上形成的电荷存储层；和在电荷存储层上形成的第一电介质层；在非易失性存储器叠层上形成第二构图ARC；在栅极叠层和非易失性存储器叠层上形成第二电介质层；去除部分第二电介质层以形成邻近栅极叠层和非易失性存储器叠层的第一间隔；在去除部分第二电介质层之后去除第一构图ARC和第二构图ARC；在栅极叠层下面形成第一沟道；和在非易失性存储器叠层下面形成第二沟道。
25.根据权利要求24的方法，还包括在第一间隔上形成第三电介质层；在第三电介质层上形成第四电介质层；去除部分第三电介质层以形成邻近第一间隔的第二间隔；和去除部分第四电介质层以形成邻近第二间隔的第三间隔。
26.根据权利要求25的方法，其中去除第一构图ARC和第二构图ARC是在形成第三电介质层和形成第四电介质层之前进行的。
27.根据权利要求26的方法，其中在形成第一间隔之前使第二电介质层致密化(densified)，去除第一构图ARC和第二构图ARC是湿法工艺。
28.根据权利要求27的方法，其中第二电介质层是氧化物，第三电介质层是氧化物，第四电介质层是氮化物。
29.一种集成电路器件，包括半导体衬底；叠层，包括在半导体衬底上形成的构图电介质层；在构图电介质层上形成的构图导电层；第一侧壁；和第二侧壁，其中第二侧壁邻近第一侧壁；在半导体衬底内部并邻近第一侧壁的第一电极区；在半导体衬底内部并邻近第二侧壁的第二电极区；在第一电极区和第二电极区之间并在叠层下面的沟道区；邻近第一侧壁和第二侧壁的氧化物间隔，其中氧化物间隔具有第一高度；和邻近第一氧化物间隔的氮化物间隔，其中氮化物间隔具有低于第一高度的第二高度。
30.一种集成电路器件，包括具有顶表面的半导体衬底；在半导体衬底上形成的叠层，该叠层包括第一层；在第一层上形成的第二层；第一侧壁；和与第一侧壁相对的第二侧壁；邻接第一侧壁和第二侧壁的间隔，其中半导体衬底的顶表面的第一部分位于间隔之下，第二部分位于叠层之下，第一部分基本上与第二部分共面；在半导体衬底内部并邻近第一侧壁的第一掺杂区；在半导体衬底内部并邻近第二侧壁的第二掺杂区；和在第一掺杂区和第二掺杂区之间并在半导体衬底内部的沟道区。
31.根据权利要求30的集成电路器件，其中第一掺杂区的第一部分和第二掺杂区的第二部分位于栅极电介质之下。
全文摘要
一种半导体器件(10)，具有在去除防反射涂层(ARC)(16)的过程中在衬底(12)中形成的凹部(22)，这是由于在刻蚀ARC(16)的过程中露出了这些凹部位置(22)。虽然所选择的刻蚀剂会在ARC材料(16)和衬底材料(12)之间选择，但这种选择性是有限的，因而出现凹部(22)。与这些凹部的形成有关的问题是，源极/漏极(26，28)进一步扩散以与栅极(14)重叠。这造成晶体管会具有减小的电流驱动。这种问题通过下述方式避免至少等到形成了围绕栅极(64)的侧壁间隔(70)之后才进行ARC去除。由此形成的凹部远离栅极(64)形成，从而减少甚至消除了这种凹部给源极/漏极的扩散(72，74)带来的影响，从而使源极/漏极的扩散(72，74)按照希望延伸到与栅极(64)重叠。
文档编号H01L29/78GK1643671SQ03806299
公开日2005年7月20日 申请日期2003年3月14日 优先权日2002年3月19日
发明者杰弗里·C－F·耶皮, 斯里尼瓦斯·雅莱帕里, 荣约·曾, 詹姆斯·D·伯奈特, 拉娜·P·辛格, 保罗·A·格鲁多斯基 申请人:飞思卡尔半导体公司