专利名称：多高度鳍片场效应晶体管的制作方法
技术领域：
本发明涉及场效应晶体管，更具体地说，涉及鳍片场效应晶体管和涉及具有不同高度鳍片的这种结构。
背景技术：
自从1960年集成电路(“IC”)首次产生和制造，在IC衬底上形成的器件的数量和密度已惊人地增长。事实上，一般认为在一个芯片上具有多于100,000个器件的超大规模集成(“VLSI”)器件是陈旧的技术。在当今的市场上，在一个芯片上具有数亿个器件的IC的制造是标准的技术。在每个芯片上具有数十亿个器件的IC发展目前正在进行。因此，IC制造的当前描述是甚大规模集成(“ULSI”)。
随着形成在IC衬底上的器件数量的部分增加以及同时器件密度的增长，器件的尺寸显著地降低。尤其，栅极厚度和源极与漏极部分的沟道间距的尺寸持续地降低，以使得满足当前源极、漏极和栅极的微米和纳米间距的需要。尽管器件在尺寸上已经稳定降低，器件的性能必须保持或提高。除了器件的性能特性、性能可靠性和耐用性，制造可靠性和成本也始终是决定性的问题。
由器件的小型化引起几个问题包括短沟道效应、穿通现象和漏电流。这些问题影响器件的性能和制造工艺。短沟道效应对器件性能的影响从器件阈值电压的降低和亚阈值电流的增加可以看出。
更具体地，随着沟道长度越来越小，源极和漏极耗尽区变得越来越相互接近。耗尽区基本上占据源极和漏极之间的整个沟道区域。由源极和漏极耗尽区产生的沟道区域的该有效占据的结果是，沟道被部分耗尽，并且减少了改变源极和漏极电流所必需的栅极电荷。
用于降低或消除短沟道效应的一种方法是降低邻近源极和漏极的栅极氧化物的厚度。薄的栅极氧化物不仅会降低短沟道效应，它们也允许较高的驱动电流。一个结果是加快器件。然而，如所希望的，关于制造薄的氧化物存在显著的问题，包括制造的重复性和均匀性以及在制造工艺期间氧化物生长速度的控制。
为了解决短沟道效应以及关于ULSI的其他问题，对器件已经作出改进，并持续进行对器件的改进。在Muller等人(以下称为“Muller”，再次通过参考将其并入文本)的美国专利6,252,284中描述了这种尝试中的一种，其公开了一种场效应晶体管(FET)，包括具有鳍片形状的沟道区域，且将其称作鳍片FET器件。这在图1中示出。在鳍状FET型结构中，沟道24和源极及漏极区域4形成为从衬底5延伸的垂直硅鳍片结构。垂直栅极结构21与鳍片结构的沟道区域24交叉。尽管在图1中未示出，各种绝缘层将沟道区域24与栅极21电隔离。图1也说明了氧化物层20和形成于鳍片结构4、24和栅极结构21上的绝缘侧壁隔离物12、23。鳍片结构4的端部接收使得鳍片结构的这些区域导电的源极和漏极掺杂注入。掺杂鳍片结构的沟道区域24以使得硅包括半导体，其只有当在栅极21中存在足够的电压/电流时才导电。
然而，形成常规的鳍片FET器件以使得所有的鳍片FET晶体管在给出的芯片上具有相同的鳍片高度。以下描述的本发明提供了一种方法以在单个的芯片上制造不同的鳍片高度，和一种在不同鳍片的不同高度之间选择适当的比率的方法。
发明内容
本发明提供了一种FinFET器件，其具有第一鳍片和第二鳍片。每个鳍片具有沟道区域和从沟道区域延伸的源极和漏极区域。所述鳍片具有不同的高度。本发明具有位于邻近所述鳍片的栅极导体。所述栅极导体垂直于所述鳍片延伸并横跨每个第一鳍片和第二鳍片的沟道区域。所述鳍片相互平行。第一鳍片的高度与第二鳍片的高度的比率包括比率1比2/3。所述比率用于调节晶体管的性能并确定晶体管的总沟道宽度。
本发明还提供了具有第一鳍片FET晶体管和第二鳍片FET晶体管的集成电路，该第一鳍片FET晶体管具有第一鳍片，第二鳍片FET晶体管具有第二鳍片。每个鳍片包括沟道区域和从沟道区域延伸的源极和漏极区域。该鳍片具有不同的高度。本发明还具有多个FinFET器件，每个具有至少一个鳍片。每个鳍片包括沟道区域和从沟道区域延伸的源极和漏极区域。在集成电路中的至少两个鳍片具有不同的高度。
因此，本发明提供了一种制造FinFET器件的方法。首先，本发明在结构上形成有源硅层。接下来，本发明构图在有源硅层上的掩模。然后本方法进行热氧化以降低未被掩模保护的有源硅层区域的高度。本方法移除该掩模，并将有源硅层构图为鳍片。当与从有源硅层的其它区域产生的鳍片相比较时，从缩短区域产生的鳍片具有较小的高度。
该方法首先始于SOI晶片，在有源硅层上形成氧化物，然后在氧化物上形成第一掩模层。然后，构图该晶片以暴露出有源硅的区域以热氧化不被掩模层保护的有源硅。控制该热氧化处理以降低非掩模区域的高度至有源硅层高度的2/3。该热氧化处理用于调节FinFET器件的性能，并确定FinFET器件的沟道宽度。在形成氧化物之后，移除第一掩模层，并构图第二掩模层。然后，该方法蚀刻未被第二掩膜保护的氧化物，然后剥离掩模。该处理继续进行相对于暴露氧化物具有选择性地蚀刻有源硅以形成鳍片。然后，该方法构图在鳍片上的栅极导体以使得栅极导体横跨鳍片的沟道区域。最后的处理是本领域中公知的，且在此不再讨论。
本发明还提供了一种制造具有FinFET器件的集成电路的方法。首先，该方法在结构上形成有源硅层。然后，该方法构图在有源硅层上的掩模。然后该方法进行热氧化以降低未被掩模保护的有源硅层的缩短区域的高度。该方法移除掩模并将有源硅层构图为鳍片。当与从有源硅层的其它区域产生的鳍片相比较时，从缩短区域产生的鳍片具有较小的高度。
因此，如上所示，本发明允许根据电路设计者的需要、通过使用具有不同高度的多个鳍片来调整FinFET器件。而且，本发明建立了1比2/3的最优高度比率以允许高沟道宽度量化(granularity)，而不牺牲产量以及不扰乱常规晶体管制造工艺。
图1是常规FinFET结构的示意图；图2A是在集成电路芯片内部的截面中的多鳍片FinFET器件的示意图；图2B是从顶面透视的图2A中示出的器件的示意图；图3是说明在制造FinFET器件的发明工艺中的步骤的示意图；图4是说明在制造FinFET器件的发明工艺中的步骤的示意图；图5是说明在制造FinFET器件的发明工艺中的步骤的示意图；图6是说明在制造FinFET器件的发明工艺中的步骤的示意图；图7是说明在制造FinFET器件的发明工艺中的步骤的示意图；图8是说明在制造FinFET器件的发明工艺中的步骤的示意图；图9是说明在制造FinFET器件的发明工艺中的步骤的示意图；以及图10是说明本发明优选方法的流程图。
具体实施例方式
一组模拟类电路对晶体管沟道宽度非常敏感，且尤其对在器件中含有的不同FET的沟道宽度的比率非常敏感，其中该一组模拟类电路在逻辑上例如读出放大器、锁存器和SRAM单元。因此，在芯片内部的不同电路的性能可以通过改变在器件内部的一个或多个FET的沟道宽度来调整。这允许设计者在芯片上所需要的地方改变不同逻辑电路的性能。
对于FinFET结构，沟道宽度正比于鳍片高度，这是因为，在FinFET器件中沟道宽度是垂直的。由于鳍片的两侧都暴露于但绝缘于栅极，因此沟道宽度实际上是由鳍片高度(乘以鳍片长度)产生的区域的两倍。因此，通过增加或降低鳍片高度(对于给定的鳍片长度)，沟道宽度(暴露于但绝缘于栅极的沟道表面区域)也相应地增加或降低。本发明提供一种方法以制造具有不同鳍片高度(沟道宽度)的FinFET，以允许根据设计者的需要调节FinFET器件的性能。
图2A是说明形成于部分集成电路芯片内的多鳍片FinFET晶体管的侧面截面图的示意图。图2B是从顶面透视的其结构的示意图。该示意图说明衬底30、氧化物31、多个鳍片32、绝缘材料60和形成于鳍片32和绝缘体60上的栅极导体90。如关于在图1中的透视图可以更清楚地看出，在图2A中示出的鳍片32延伸至页面中并延伸出页面，且在其端部包括源极和漏极区域4。如在图2B中所示，栅极90垂直于鳍片32延伸并横跨每个鳍片32的沟道区域24。
如在图2A中所示，本发明可对每个FinFET使用多个鳍片。如在图2B中所示，不同鳍片的所有源极和漏极电连接至外部引线25，以使得当选通(gating)源极和漏极之间的导电性时，所有鳍片32共同作用。通过使用多个鳍片，电路设计者可以增加或降低暴露于但绝缘于栅极的沟道区域24。因此，对于具有相同长度和高度的鳍片来讲，当与单个鳍片相比时，两个鳍片可以使有效沟道宽度加倍，三个鳍片可以使有效沟道宽度增加三倍，等等。而且，通过提供具有在单个的晶体管中使用不同高度鳍片能力的设计，本发明允许沟道表面区域变化的较好量化，由此允许更好地调整芯片内部不同电路之间的分辨率。
图3-9通过示出发明结构的各种制造步骤说明本发明所利用的一种方法。更具体地，图3说明具有在掩埋氧化层31顶部上的有源(例如，半导电)硅层32的SOI晶片的使用。标号33表示在一实施例中的二氧化硅。在另一个实施例中，标号33表示具有上覆多晶硅层的二氧化硅。标号34表示形成于层33上的氮化硅层。
在图4中，在氮化硅层34上形成并构图光致抗蚀剂40。然后，蚀刻该结构以移除该结构的暴露部分41直至有源硅层32。然后，如在图5中所示，该结构经历高温氧化处理。该氧化处理消耗了经由抗蚀剂中的开口41暴露的部分有源硅32。然后移除该光致抗蚀剂40。如在图5中所示，这降低了在选择的区域41中的有源硅32的高度。当通过继续上面关于图4讨论的蚀刻处理来降低有源硅区32的高度时，该氧化处理在暴露区域41的高度降低上产生更高级别的控制。
在图6中，使用选择性移除处理剥离氮化物34。另外，如果层33包括多晶硅部分，多晶硅也可以在该步骤中选择性地移除。然后，在将形成鳍片的位置处施加并构图掩膜材料60。在图7中，在不影响下层硅32的选择性蚀刻处理中蚀刻氧化物。然后，如图8中所示，剥离掩膜材料60，且相对于氧化物31选择性蚀刻未被氧化物33保护的硅32的区域以形成鳍片32。在氧化处理(上面关于图5所讨论的)中降低了硅32的高度的区域41中形成鳍片80，而鳍片81形成于有源硅32的高度没有降低的区域中。因此，与鳍片81相比较，鳍片80具有降低了的高度。在图9中，淀积并构图导电栅极材料90。另外，如在FinFET技术领域中已知的，进行附加的处理以完成该晶体管。例如，掺杂鳍片延伸超出栅极材料4的区域以产生源极和漏极区域；形成绝缘层，形成至栅极、源极和漏极的接触，等等。在该例子中，形成三个晶体管91-93。
尽管在图2B中示出了垂直于含有沟道区域24的鳍片的构图的栅极导体90，有利的是使栅极导体以90度以外的角度横跨鳍片以在特定的晶面上形成沟道。尤其，允许栅极以67.5度的角度横跨鳍片可以允许穿过{110}和{100}面，以在硅中分别产生空穴和电子的最高迁移率。
图10是示出本发明的实施例的流程图。在标号100中，本发明使用但不限于SOI晶片作为起始点。然后在标号102中，本发明在有源硅层上形成氧化层。然后，在标号104中，本发明构图在氧化层上的掩模或掩模层。在标号106中，本发明进行热氧化以降低未被掩膜保护的有源硅层区域的高度。在标号108中，本发明移除掩模或掩模层。然后，在标号110中，本发明构图在氧化物和有源硅层上的第二掩模。在标号112中，本发明将有源硅层构图为鳍片。然后本发明在标号114中的鳍片的沟道区域上形成栅极氧化物。在标号116中，本发明构图在鳍片上的栅极导体以使得栅极导体横跨鳍片的沟道区域。最后，在标号118中，本发明掺杂未被栅极导体覆盖的部分鳍片以在鳍片中形成源极和漏极区域。
如上所示，本发明在给定芯片内的不同FinFET器件的鳍片高度上提供独立的控制，以允许调整沟道宽度来实现某一性能目标。另外，本发明提供以下的关于选择不同的鳍片高度的方法。
以下描述的内容包括单个高温氧化处理以降低将要构图为鳍片的有源硅的选择部分的高度。可使用不同掩模重复该处理很多不同的次数，以产生三个或更多个不同的鳍片高度(如与上面讨论的两个鳍片高度不同)。然而，本发明限制了通过利用下面讨论的鳍片高度比率进行大量高温氧化处理的需要。
该方法限制了鳍片高度(和相关沟道宽度)至基鳍片高度的倍数(量)，以简化处理并允许设计者最宽范围的沟道宽度选择，同时保持合理的制造处理步骤。由于光刻形成该鳍片(如上面讨论的)，因此该鳍片可以以不大于接近光刻规格的频率相间隔(例如，对于70nm技术以70nm相间隔)。由于必须使用较少的鳍片以实现希望的沟道宽度，因此较高的鳍片可给出每单元区域较高的电流密度；然而，这导致了较大沟道宽度步骤(较粗糙的量化)。较小的鳍片允许沟道宽度的较好量化；然而，这会消耗过多的芯片面积。
为了围绕这些要点工作，本发明建立了较小鳍片具有较高鳍片高度的2/3的高度的标准。通过试验，本发明者已经确定该比率产生最优的设计解决方案的结果。该解决方案允许利用单独的高温氧化处理(由此保持高产量)。而且，通过在相互的1/3内形成鳍片的高度，不需要更改在晶体管中形成剩余结构的处理。相反，如果将某些鳍片制作得明显小于其它，对于明显较短的鳍片来讲，则将必须利用特定的处理以形成接触、源极、漏极、氧化物，等等。
在图9中示出本发明1比2/3比率的使用(例如，1∶0.667比率)。在晶体管91中，沟道宽度等于1(如上所述，其事实上是鳍片高度的两倍)。图9通过邻近晶体管91的等式W＝(1)×2h表示出这个。晶体管92具有如通过等式W＝(4/3)×2h表示的4/3的沟道宽度。这通过使用两个2/3高度鳍片实现。作为另一个例子，晶体管93具有通过组合2/3高度鳍片和全高度鳍片形成的5/3的沟道宽度(如通过等式W＝(5/3)×2h所表示)。因此，通过以多重组合使用全高度和2/3高度鳍片，实际上可以通过本发明实现任何沟道宽度而基本上不改变标准晶体管制造工艺或降低产量。
因此，如上所示，本发明根据电路设计者的需要、通过使用可具有不同高度的多重鳍片可允许调节鳍片FET器件。而且，本发明建立1比2/3的最优高度比率以允许高的沟道宽度量化，而不牺牲产量以及不扰乱常规晶体管制造工艺。
通过本发明能实现的沟道宽度的较好量化允许这些电路严格依赖于晶体管内部的相对驱动强度或性能工作，以较其它可能方法占用较少的物理区域。而且，在这些电路中可以实现较窄的总沟道宽度，由此当与常规结构相比较时，导致获得的电路的较低功率消耗。
虽然已经依照优选实施例描述了本发明，但是本领域技术人员将认识到，在所附权利要求的精神和范围内通过修改可以实施本发明。
工业适用性本发明用于半导体器件领域，具体地，用于包括场效应晶体管的器件。
权利要求
1.一种FinFET器件，包括第一鳍片(80)和第二鳍片(81)，每个鳍片包括沟道区域和从所述沟道区域延伸的源极和漏极区域，其中所述第一鳍片(80)和所述第二鳍片(81)具有不同的高度。
2.根据权利要求1的FinFET器件，还包括位于邻近所述第一鳍片和所述第二鳍片的栅极导体(90)，其中所述栅极导体相对于所述第一鳍片以67.5度的角度延伸。
3.根据权利要求1的FinFET器件，还包括位于邻近所述第一鳍片和所述第二鳍片的栅极导体(90)，其中所述栅极导体垂直于所述第一鳍片和所述第二鳍片延伸。
4.根据权利要求3的FinFET器件，其中所述栅极导体(90)横跨每个所述第一鳍片和第二鳍片的所述沟道区域。
5.根据权利要求1的FinFET器件，其中所述第一鳍片(80)和所述第二鳍片(81)相互平行。
6.根据权利要求1的FinFET器件，其中所述第一鳍片(80)的高度与所述第二鳍片(81)的高度的比率包括比率1比2/3。
7.根据权利要求6的FinFET器件，其中所述比率用于调节所述FinFET器件的性能。
8.根据权利要求6的FinFET器件，其中所述比率确定所述FinFET器件的总沟道宽度。
9.一种集成电路，包括根据权利要求1的FinFET器件。
10.根据权利要求9的集成电路，其中第一栅极导体位于邻近所述第一鳍片(80)，且所述第一栅极导体垂直于所述第一鳍片(80)延伸，以及其中第二栅极导体位于邻近所述第二鳍片(80)，且所述第二栅极导体垂直于所述第二鳍片(81)延伸。
11.根据权利要求10的集成电路，其中所述第一栅极导体横跨所述第一鳍片(80)的所述沟道区域，且其中所述第二栅极导体横跨所述第二鳍片(81)的所述沟道区域。
12.根据权利要求9的集成电路，其中所述第一鳍片(80)的高度与所述第二鳍片(81)的高度的比率包括比率1比2/3。
13.根据权利要求12的集成电路，其中所述比率用于调节所述电路的性能。
14.根据权利要求12的集成电路，其中所述比率确定所述第一FinFET和所述第二FinFET的沟道宽度。
15.一种集成电路，包括多个根据权利要求1的FinFET器件。
16.一种制造根据权利要求1的FinFET器件的方法，该方法包括以下步骤在结构上形成有源硅层(102)；构图在所述有源硅层上的掩模(104)；进行热氧化以降低未被所述掩模保护的所述有源硅层的缩短区域的高度(106)；移除所述掩模(108)；以及将所述有源硅层构图为鳍片，其中当与从所述有源硅层的其它区域产生的鳍片相比较时，从所述缩短区域产生的鳍片具有较小的高度(112)。
17.根据权利要求16的方法，还包括通过在硅衬底上生长底部氧化物来形成所述结构(100)。
18.根据权利要求16的方法，其中所述有源硅层的所述构图步骤(112)包括以下步骤构图在所述有源硅层上的第二掩模；以及将所述有源硅层的区域蚀刻为所述鳍片。
19.根据权利要求16的方法，还包括构图在所述鳍片上的栅极导体，以使所述栅极导体横跨所述鳍片的沟道区域(116)。
20.根据权利要求16的方法，其中控制所述热氧化处理(106)以将所述缩短区域的所述高度降低到所述有源硅层高度的2/3。
21.根据权利要求16的方法，其中所述热氧化处理(106)用于调节所述FinFET器件的性能。
22.根据权利要求16的方法，其中所述热氧化处理(106)确定所述FinFET器件的总沟道宽度。
全文摘要
本发明提供了一种FinFET器件，其具有第一鳍片和第二鳍片。每个鳍片具有沟道区域和从沟道区域延伸的源极和漏极区域。所述鳍片具有不同的高度。本发明具有位于邻近所述鳍片的栅极导体。所述栅极导体垂直于所述鳍片延伸并横跨每个第一鳍片和第二鳍片的沟道区域。所述鳍片相互平行。第一鳍片的高度与第二鳍片的高度的比率包括比率1比2/3。所述比率用于调节晶体管的性能并确定晶体管的总沟道宽度。
文档编号H01L29/772GK1784782SQ200480012028
公开日2006年6月7日 申请日期2004年1月30日 优先权日2003年5月5日
发明者B·A·雷尼, E·J·诺瓦克, I·阿勒, J·凯纳特, T·卢德维格 申请人:国际商业机器公司