专利名称：集成电路器件及其制造方法以及形成钒氧化物膜的方法
技术领域：
本发明涉及带有内嵌单片温度传感器的集成电路器件，制造该器件的方法，以及形成钒氧化物膜的方法，特别涉及使用钒氧化物电阻膜来作为温度传感器的集成电路器件，制造该器件的方法，以及形成钒氧化物膜的方法。
背景技术：
最近，越来越需要对集成电路器件的工作温度进行监控。监控工作温度的目的是防止集成电路器件中的元件发生热击穿，并且稳定其特性具有温度依赖性的元件的工作。
例如，在这一方面，例如，日本专利未决公开第H1-302849中公开了一种在与LSI(大规模集成电路)的温度传感器相同的衬底上提供温度传感器的技术。在该技术中，温度传感器判断出当由温度传感器检测到的温度超过预定值时LSI被异常加热，并且然后关闭LSI。因此，能够保护LSI免受因温度升高而发生的热击穿。使用电阻随着温度而发生改变的电阻器来作为温度传感器。
优选情况下，使用其电阻率的温度系数尽可能大的材料作为这种电阻器。本发明人已经开发出了一种形成钒氧化物膜来作为其电阻率的温度系数具有较大绝对值的电阻器的技术，并且在例如日本专利未决公开第H11-330051中进行了公开。
为了形成用于测量温度的电阻器，应该将钒氧化物膜处理成期望图形。将膜处理成期望图形的典型方法是使用抗蚀剂图形作为掩模来蚀刻该膜。图1和图2为截面图，一步步示出了形成钒氧化物膜的现有方法。
如图1所示，钒氧化物(VOx)的膜19a形成于绝缘层17的整个表面上。接下来，在膜19a上形成抗蚀剂膜，并且使用光刻法对其进行构图，从而形成抗蚀剂图形20。使用抗蚀剂图形20来作为掩模，将膜19a局部蚀刻掉。结果，膜19a被构图形成钒氧化物膜19(见图2)。之后，通过将抗蚀剂图形20溶解到剥离溶液中或执行氧等离子体灰化，以去除抗蚀剂图形20。
不过，现有技术具有如下问题。如图2所示，当去除抗蚀剂图形20(见图1)时，可能会损坏钒氧化物膜19，从而在钒氧化物膜19的整个上表面和整个侧表面上形成损坏部分21。下面就这一点进行详细讲述。在使用剥离溶液来去除抗蚀剂图形20时，使用了酸性或碱性溶液或者包含有机溶剂的溶液来作为剥离溶液。商业上可利用的包含有机溶剂的剥离溶液的一个例子是包含有质量百分比为50％的DMSO(二甲基亚砜)、质量百分比为1％的氟化胺和质量百分比为30％的水(H2O)的化学品。不过，钒氧化物具有容易溶解于酸性溶液和碱性溶液并且可耗尽和溶解于水中的特性。甚至使用任何酸性溶液、碱性溶液和包含有机溶剂的溶液来作为剥离溶液，都会损坏由钒氧化物制成的钒氧化物膜19。当通过氧等离子体灰化来去除抗蚀剂图形20时，对钒氧化物被过氧化，因此增加电阻率，从而降低了温度传感器的性能。
本发明人提出的技术在一定程度上能够解决上述问题，并且在日本专利未决公开第H11-330051中公开了这一技术。图3为截面图，示出了形成在日本专利未决公开第H11-330051中所述的钒氧化物膜的方法。如图3所示，通过类似于图1所示的方法在绝缘层17上形成钒氧化物膜19a。接下来，在膜19a上形成硅氧化物膜。然后，在硅氧化物膜上形成抗蚀剂图形20，并且使用抗蚀剂图形20作为掩模来对硅氧化物膜进行局部蚀刻，从而形成构图的硅氧化物膜22。之后，通过将抗蚀剂图形20溶解到剥离溶液中或执行氧等离子体灰化，来去除抗蚀剂图形20。然后，使用构图的硅氧化物膜22作为掩模，来对膜19a进行局部蚀刻，从而形成钒氧化物膜。
由于在去除抗蚀剂图形20时使用了硅氧化物膜22来覆盖在构图后仍为钒氧化物膜的膜19a的那部分，因此该技术在一定程度上可以防止剥离溶液或氧等离子体灰化对该部分的损坏。
不过，现有技术具有如下问题。图4为截面图，示出了在日本专利未决公开第H11-330051中所讲述的现有技术的问题。如图4所示，在去除抗蚀剂图形20(见图3)时，使用了硅氧化物膜22来覆盖在构图后仍为钒氧化物膜的膜19a的那部分，以便防止钒氧化物膜19的整个上表面发生损坏，如图2所示。不过，损坏了未被硅氧化物膜22所覆盖的膜19a的那部分的上表面，并且该损坏部分侵入被硅氧化物膜22所覆盖的那部分的一部分。很显然，甚至在日本专利未决公开第H11-330051中所公开的技术也不能完全防止在电阻膜上发生损坏。
发明内容
本发明的目的是提出一种使用未损坏钒氧化物膜来作为用于温度传感器的电阻膜的集成电路器件，一种可在不损坏电阻膜的情况下来形成钒氧化物电阻膜的制造集成电路器件的方法，以及一种形成钒氧化物膜的方法。
根据本发明的集成电路器件包括电阻膜，连接于两个布线之间并且包含钒氧化物；第一膜，位于电阻膜上，以从垂直于电阻膜的上表面的方向来看与电阻膜相同图形形成，并且是由不同于钒氧化物的第一材料制成；以及第二膜，位于第一膜上，以从垂直于电阻膜的上表面的方向来看与电阻膜和第一膜相同图形形成的，并且是由不同于钒氧化物和第一材料的第二材料制成。
根据本发明，集成电路器件的温度可以通过测量电阻膜的电阻率来测得。由于从垂直于电阻膜的上表面的方向来看(下文称之为“在平面图中”)与电阻膜具有相同图形构图的第一膜和第二膜位于电阻膜上，因此当去除对第二膜进行构图时所使用的抗蚀剂膜时，电阻膜可以受到第一膜的保护，以便通过使用构图的第二膜作为掩模可以对电阻膜进行构图。
第二材料可以为金属或合金，或者可以为从由Al、Ti、Cu、Ta、W和Ni组成的组中选出的一种金属，或者主要由这组中的两种或更多金属组成的合金。因此，使用第二膜来作为使电阻膜的环境温度均匀的传热层，从而使温度测量更加精确。
优选情况下，根据本发明的集成电路器件应该进一步包括衬底；位于衬底上的多层布线结构；以及位于衬底的上表面和处于多层布线结构的最上层之下的布线层的逻辑电路部分，其中电阻膜位于多层布线结构的最上层。这能够防止逻辑电路部分被钒氧化物污染。
制造根据本发明的集成电路器件的方法包括在衬底上形成绝缘膜，在该绝缘膜的上表面露出两个布线；在包括有布线露出部分的绝缘膜的那个区域上形成包含有钒氧化物的膜，其中在该布线露出部分露出所述两个布线；在该膜上形成由不同于钒氧化物的第一材料制成的第一膜；在第一膜上形成由不同于钒氧化物和第一材料的第二材料制成的第二膜；在第二膜上形成抗蚀剂膜；对抗蚀剂膜进行构图，使抗蚀剂膜保留在包括有直接覆盖于布线露出部分上的区域和与布线露出部分相连的区域的区域；通过使用构图的抗蚀剂膜来作为掩模，有选择地对第二膜进行蚀刻；去除构图的抗蚀剂膜；以及通过使用构图的第二膜作为掩模，有选择地对第一膜和包含有钒氧化物的膜进行蚀刻。
根据本发明，由于在去除抗蚀剂膜时在包含有钒氧化物的膜的整个表面上形成有第一膜，因此没有将包含有钒氧化物的膜暴露到剥离溶液和氧等离子体灰化中，因此不会受到损坏。可以通过使用构图的第二膜作为掩模来对第一膜和包含有钒氧化物的膜进行蚀刻，来形成电阻膜。
构图的抗蚀剂膜的去除可以包括将抗蚀剂膜溶解在剥离溶液中，或者可以包括对抗蚀剂膜执行氧等离子体灰化。
根据本发明的形成钒氧化物膜的方法包括在衬底上形成包含有钒氧化物的膜；在该膜上形成由不同于钒氧化物的第一材料制成的第一膜；在第一膜上形成由不同于钒氧化物和第一材料的第二材料制成的第二膜；在第二膜上形成抗蚀剂膜；对抗蚀剂膜进行构图；通过使用构图的抗蚀剂膜作为掩模，有选择地对第二膜进行蚀刻；去除构图的抗蚀剂膜；以及通过使用构图的第二膜作为掩模，有选择地对第一膜和包含有钒氧化物的膜进行蚀刻。
根据本发明，由于在去除抗蚀剂膜时在包含有钒氧化物的膜的整个表面上形成有第一膜，因此没有将包含有钒氧化物的膜暴露在剥离溶液和氧等离子体灰化中，因此不会受到损坏。可以通过使用构图的第二膜作为掩模来对第一膜和包含有钒氧化物的膜进行蚀刻，来形成电阻膜。
根据本发明，第一膜和第二膜淀积包含有钒氧化物的膜上，通过使用抗蚀剂膜作为掩模来对第二膜进行构图，并且去除抗蚀剂膜，然后通过使用构图的第二膜作为掩模来对第一膜和包含有钒氧化物的膜进行构图，以便在去除抗蚀剂膜时，能够使包含有钒氧化物的膜受到第一膜的保护。这使得可以提供具有未损坏电阻膜的集成电路器件。
图1为截面图，示出了形成钒氧化物膜的现有方法；图2为截面图，示出了形成钒氧化物膜的现有方法和图1中的步骤的下一步；图3为截面图，示出了如日本专利未决公开第H11-330051中所述的形成钒氧化物膜的现有方法；图4为截面图，示出了图3所示的技术问题；图5为截面图，示出了根据本发明第一实施例的集成电路器件；图6为截面图，示出了根据本发明第二实施例的集成电路器件；图7为截面图，示出了根据本发明第三实施例的集成电路器件的制造方法；图8为截面图，示出了根据本发明第三实施例的集成电路器件的制造方法和图7中的步骤的下一步；以及图9为截面图，示出了根据本发明第三实施例的集成电路器件的制造方法和图8中的步骤的下一步。
具体实施例方式
下面参照附图来具体讲述本发明的优选实施例。首先，来讲述本发明的第一实施例。图5为截面图，示出了根据本发明第一实施例的集成电路器件。如图5所示，根据本实施例的集成电路器件具有例如其上提供了中间层绝缘膜1的P型硅衬底(未示出)。中间层绝缘膜4位于中间层绝缘膜1上。由例如铝(Al)制成的两个布线2和3位于中间层绝缘膜4中，并与中间层绝缘膜1的上表面相接触。通路5和6形成于中间层绝缘膜4中，在布线2和3上方的那个部分处，并分别与布线2和3相连。由例如钛(Ti)制成的布线7和8形成于中间层绝缘膜4上，并分别与通路5和6相连。因此，布线7通过通路5与布线2相连，并且布线8通过通路6与布线3相连。
电阻膜9形成于中间层绝缘膜4上，与布线7和8相接触并且连接在布线7和布线8之间。具体地说，将电阻膜9的一端连接到布线7，同时将另一端连接到布线8。电阻膜9是由钒氧化物制成。钒氧化物的稳定成分为例如VO2和V2O5，并且钒氧化物用化学式VOx来表示，这里x约为“2”。当温度为25℃时钒氧化物在硅晶片上的体积电阻率为例如0.01～10(Ω·cm)，并且随制造方法的不同而不同的温度系数约为-1.5(％/K)。电阻膜9的电阻为例如几百Ω，例如，300Ω。
例如SiO2等硅氧化物的硅氧化物膜13形成于电阻膜9上。以从垂直于中间层绝缘膜4的上表面的方向看，也就是以在平面图中与电阻膜9相同的图形对硅氧化物膜13进行构图。进而，在硅氧化物膜13上形成了由例如SiN等硅氮化物制成的硅氮化物膜14。以在平面图中与电阻膜9和硅氧化物膜13相同的图形对硅氮化物膜14进行构图。电阻膜9、硅氧化物膜13和硅氮化物膜14的每一个的厚度例如为200nm。
例如，通过在中间层绝缘膜1中形成的接触(未示出)将布线2连接到硅衬底，并且通过硅衬底将其连接到地电势布线(未示出)。通过在中间层绝缘膜1中形成的另一接触(未示出)将布线3连接到由例如多晶硅制成的比较电阻膜(未示出)的一端，同时将比较电阻膜的另一端连接到电源电势布线(未示出)。将布线3连接到输出引脚(未示出)。因此，比较电阻膜、布线3和电阻膜9在从电源电势布线直到地电势布线之间以指定的次序串联连接。绝缘膜(未示出)位于中间层绝缘膜4上，并掩埋住电阻膜9、硅氧化物膜13和硅氮化物膜14。电阻膜9位于例如集成电路器件中的多层布线结构的最上层。
下面参照图5来讲述根据具有上述结构的实施例的集成电路器件的工作。通过硅衬底、布线2、通路5和布线7将地电势施加于电阻膜9的一端。将电源电势施加于多晶硅的比较电阻膜的另一端。结果，连接于电阻膜9的另一端和比较电阻膜的一端之间的布线3的电势成为由电阻膜9和比较电阻膜所分压的电势。作为电阻膜9的材料的钒氧化物膜的电阻率的温度系数为负值，从而当温度升高时，电阻膜9的电阻率下降。即使当温度改变时，多晶硅的比较电阻膜的电阻率也不会像电阻膜9的电阻率那样大地变化。因此，随着集成电路器件的温度升高，连接到布线3的输出引脚的电势下降。这使得可以通过测量输出引脚的电势来测得集成电路器件的温度。
如上所述，由于根据本实施例，电阻膜9连接在布线7和布线8之间，因此通过检测电阻膜9的电阻率可以测量温度。由于电阻膜9是由钒氧化物制成，因此可以精确地测量温度。
接下来讲述本发明的第二实施例。图6为截面图，示出了根据第二实施例的集成电路器件。如图6所示，本实施例与第一实施例的不同之处在于由铝或铝合金制成的铝膜15取代了硅氮化物膜14(见图5)。以在平面图中与电阻膜9和硅氧化物膜13相同的图形对铝膜15进行构图。本实施例的其他结构与第一实施例的相同。
下面参照图6来讲述根据具有上述结构的实施例的集成电路器件的工作。在第一实施例中，由于电流流经位于电阻膜9附近的布线(未示出)等，因此在电阻膜9附近局部地产生了热量，使得电阻膜9的周围温度分布不均匀。在这种情况下，电阻膜9中的温度分布也变得不均匀，从而轻度地降低了温度测量精度。
根据本实施例，以在平面图中与电阻膜9具有相同的形状在电阻膜9的正上方的区域提供具有高导热性的铝膜15。这使得热量可以在铝膜15内部进行传导，从而使电阻膜9的周围温度均匀，以便更为精确地测量温度。实施例的其他工作与第一实施例的相同。
根据本实施例，如上所述，铝膜15使得电阻膜9的环境温度均匀，以便可以更为精确地测量温度。本实施例的其他效果与第一实施例的相同。
在本实施例中，铝膜15可以被其它的金属或其它的合金的膜所替代。例如，可以提供由钛(Ti)、铜(Cu)、钽(Ta)、钨(W)和镍(Ni)制成的膜，或者由包含从这些金属和Al中选出的一种或两种或更多的金属的合金制成的膜。
下面来讲述本发明的第三实施例。图7～9为截面图，一步步地示出了制造根据本实施例的集成电路器件的方法。本实施例是制造根据第一实施例的集成电路器件的方法的实施例。
首先，如图7所示，在例如P型硅衬底(未示出)的上表面上形成预定扩散区和器件隔离区等。接下来，在硅衬底上形成了中间层绝缘膜1，并且两个布线2和3是由例如铝制成。接下来，形成中间层绝缘膜4，以掩埋住布线2和3。然后，在中间层绝缘膜4中形成通路5和6，并分别与布线2和3相连。接下来，在中间层绝缘膜4上形成由例如钛制成的布线7和8，并分别与通路5和6相连。此时，在中间层绝缘膜4上露出布线7和8。在形成中间层绝缘膜1的步骤和形成布线2和3、中间层绝缘膜4、通路5和6、布线7和8的步骤中，形成与其相连的比较电阻膜(未示出)和布线等。
接下来，通过溅射在中间层绝缘膜4的整个表面上形成由钒氧化物膜(VOx)制成的膜9a，其厚度为例如200nm。接下来，通过等离子体CVD(化学气相淀积)在膜9a上淀积了SiO2，厚度为例如200nm，从而形成了硅氧化物膜13a。然后，通过等离子体CVD在硅氧化物膜13a上淀积了SiN，厚度为例如200nm，从而形成了硅氮化物膜14a。然后，通过涂敷在硅氮化物膜14a上形成了抗蚀剂膜，厚度为例如2.0μm，并且通过光刻对抗蚀剂膜进行构图，以形成抗蚀剂图形16。此时，制成的抗蚀剂图形16保留在为在稍后步骤中形成电阻膜9(图5)所预留的区域。也就是说，制成的抗蚀剂图形保留在包含有处于布线7和8的正上方的区域和与布线7和8都相连的区域的区域。
接下来，如图8所示，通过使用抗蚀剂图形16作为掩模的干蚀刻，来局部去除硅氮化物膜14a(见图7)。该蚀刻是在硅氮化物膜和硅氧化物膜之间的蚀刻速率具有高选择比的条件下，也就是在对硅氮化物膜14a进行蚀刻的同时几乎不对硅氧化物膜13a进行蚀刻的条件下来执行的。例如，通过使用单一类型各向异性干蚀刻设备的等离子蚀刻来进行蚀刻，蚀刻气体为CF4气体，蚀刻气体的流速为20毫升/分钟(20sccm)，室内压力为8Pa，应用功率为600W，并且蚀刻时间为120秒。因此，在计算中蚀刻掉240nm的硅氮化物膜。因此，如果在蚀刻之前硅氮化物膜14a的厚度为200nm，则在这种条件下可以去除未被抗蚀剂图形16覆盖的硅氮化物膜14a的所有部分。结果，硅氮化物膜14a被构图，形成了在平面图中与抗蚀剂图形16具有相同图形的硅氮化物膜14。
接下来，在剥离溶液中溶解并且去除抗蚀剂图形16。使用酸性溶液、碱性溶液或者包含有机溶剂的溶液来作为剥离溶液；例如，使用包含有质量百分比为50％的DMSO、质量百分比为1％的氟化胺和质量百分比为30％的水(H2O)的剥离溶液。由于此时钒氧化物的膜9a被硅氧化物膜13a所覆盖，因此膜9a不接触剥离溶液。
接下来，如图9所示，通过使用硅氮化物膜14作为掩模的干蚀刻来局部去除硅氧化物膜13a。该蚀刻是在硅氧化物膜和硅氮化物膜之间的蚀刻速率具有高选择比的条件下，也就是在对硅氧化物膜13a进行蚀刻的同时几乎不对硅氮化物膜14进行蚀刻的条件下来执行的。例如，通过使用单一类型各向异性干蚀刻设备的等离子蚀刻来执行蚀刻。使用由C4F8气体、Ar气体、CO气体和O2气体组成的混合气体作为蚀刻气体，蚀刻气体的流速为C4F8气体18.0毫升/分钟、Ar气体400毫升/分钟、CO气体70毫升/分钟，以及O2气8.5毫升/分钟。室内压力为4Pa，应用功率为2000W，并且蚀刻时间为60秒。
因此，在计算中可以蚀刻掉250nm的硅氧化物膜。因此，如果在蚀刻之前硅氧化物膜13a的厚度为200nm，则在这种条件下去除未被硅氮化物膜14覆盖的硅氧化物膜13a的所有部分。结果，硅氧化物膜13a被构图，形成了在平面图中与硅氮化物膜14具有相同图形的硅氧化物膜13(见图5)。
接下来，如图5所示，在不改变蚀刻条件的同时，通过使用硅氮化物膜14作为掩模的干蚀刻，来局部去除钒氧化物的膜9a(见图9)。该蚀刻是在钒氧化物膜和硅氮化物膜之间的蚀刻速率具有高选择比的条件下，也就是在对钒氧化物的膜9a进行蚀刻的同时几乎不对硅氮化物膜14进行蚀刻的条件下来执行的。例如，通过使用批量型各向异性干蚀刻设备的等离子蚀刻来执行蚀刻。使用由SF6气体和CO2气体组成的混合气体作为蚀刻气体。蚀刻气体的流速为SF6气体30毫升/分钟，并且CO2气体70毫升/分钟。室内压力为10Pa，应用功率为500W，并且蚀刻时间为60秒。
因此，在计算中可以蚀刻掉300nm的钒氧化物。因此，如果在蚀刻之前膜9a(见图9)的厚度为200nm，则通过蚀刻去除未被硅氧化物膜13和硅氮化物膜14所覆盖的膜9a的所有部分。结果，膜9a构图，形成了在平面图中与硅氮化物膜14和硅氧化物膜13具有相同图形的由钒氧化物制成的电阻膜9。在蚀刻条件下，钒氧化物膜与硅氮化物膜之间的选择比约为5。因此，蚀刻使得硅氮化物膜14要被蚀刻掉约60nm(＝300nm/5)。不过，由于在蚀刻之前硅氮化物膜14的厚度为200nm，因此在膜9a被蚀刻之后硅氮化物膜14还剩余140nm。因此在蚀刻膜9a期间，硅氮化物膜14可以成功地作为掩模。
之后，在中间层绝缘膜4上形成了绝缘膜(未示出)，以掩埋电阻膜9、硅氧化物膜13和硅氮化物膜14。这就完成了根据第一实施例的集成电路器件的制造。
在本实施例中，当在图8所示的步骤中去除抗蚀剂图形16时，由于钒氧化物的膜9a被硅氧化物膜13a所覆盖，因此膜9a不会接触抗蚀剂剥离溶液。这防止了膜9a受到剥离溶液的损坏，从而电阻膜9不会具有损坏部分。另外，剥离溶液不会被钒氧化物污染，从而由相同制造设备制造的其他产品不会受到被别的(otherwise)污染的剥离溶液的污染。
下面来讲述本发明的第四实施例。该实施例是制造根据第二实施例的集成电路器件的方法的实施例。第四实施例与第三实施例的不同之处在于形成铝膜15(见图6)取代了硅氮化物膜14(见图5)。
首先，通过与第三实施例相类似的方法，在硅衬底上形成中间层绝缘膜1和4、布线2、3、7和8、通路5和6、钒氧化物的膜9a和硅氧化物膜13a(见图7)。也就是说，在例如P型的硅衬底上形成中间层绝缘膜1，在中间层绝缘膜1上形成布线2和3，并且形成中间层绝缘膜4，以掩埋住布线2和3。接下来，在中间层绝缘膜4中形成通路5和6，并且在中间层绝缘膜4上形成布线7和8。然后，通过溅射在中间层绝缘膜4的整个表面上淀积钒氧化物的膜9a，并且通过等离子CVD在膜9a上形成硅氧化物膜13a。
接下来，在硅氧化物膜13a上淀积由铝或铝合金制成的铝膜，厚度例如为200nm。然后，在铝膜上形成抗蚀剂膜。接下来，通过使用抗蚀剂膜作为掩模的干蚀刻来局部去除铝膜。该蚀刻是在铝膜和硅氧化物膜之间的蚀刻速率具有高选择比的条件下，也就是在对铝膜进行蚀刻的同时几乎不对硅氧化物膜13a进行蚀刻的条件下来执行的。因此，对铝膜进行构图，形成在平面图中与抗蚀剂膜具有相同图形的铝膜15(见图6)。
接下来，通过O2(氧气)等离子体灰化来去除抗蚀剂膜。例如，通过使用单一类型抗蚀剂灰化设备来执行O2等离子体灰化。使用的氧气的流速为500毫升/分钟，室内压力为80Pa，应用功率为1000W，温度为140℃，并且蚀刻时间为90秒。
接下来，如图6所示，使用构图的铝膜15作为掩模，通过干蚀刻来局部去除硅氧化物膜13a(见图7)。该蚀刻是在硅氧化物膜和铝膜之间的蚀刻速率具有高选择比的条件下，也就是在对硅氧化物膜13a进行蚀刻的同时几乎不对铝膜15进行蚀刻的条件下来执行的。因此，对硅氧化物膜13a进行构图，形成在平面图中与铝膜15具有相同图形的硅氧化物膜13。
接下来，使用剩下的铝膜15作为掩模，在改变蚀刻条件的同时，通过干蚀刻来局部去除钒氧化物的膜9a(见图9)。该蚀刻是在钒氧化物膜和铝膜之间的蚀刻速率具有高选择比的条件下，也就是在对钒氧化物的膜9a进行蚀刻的同时几乎不对铝膜15进行蚀刻的条件下来执行的。因此，膜9a被构图，形成在平面图中与铝膜15和硅氧化物膜13具有相同图形的钒氧化物的电阻膜9。之后，在中间层绝缘膜4上形成了绝缘膜(未示出)，以掩埋电阻膜9、硅氧化物膜13和铝膜15。这就完成了根据第二实施例的集成电路器件的制造。
按照第三实施例，由于在实施例中去除抗蚀剂膜期间钒氧化物的膜9a被硅氧化物膜13a所覆盖，因此膜9a没有暴露在等离子体灰化的气氛中。因此，膜9a不会被过氧化，从而电阻膜9的电阻率不会降低。
根据本实施例，包含有由Al、Ti、Cu、Ta、W和Ni组成的组中的至少一种金属的膜可以取代铝膜。
抗蚀剂图形在第三实施例中可以通过O2等离子体灰化来去除，或者在第四实施例中通过剥离溶液来去除。
虽然在每一个实施例中都提供了硅氧化物膜13，但是本发明并不限于这一特定例子。只要该膜对于其上形成的膜具有蚀刻速率的高选择比，在电阻膜9上可以提供任何膜，例如硅氮化物膜14或铝膜15。例如，硅氮化物膜可以位于电阻膜9上，并且硅氧化物膜可以位于硅氮化物膜上。
进而，其它中间层绝缘膜或多个中间层绝缘膜可以位于硅衬底和中间层绝缘膜1之间，并且在后述的中间层绝缘膜中可以形成布线和通路等。
虽然在每一个实施例中布线2和3是由铝制成，并且布线7和8是由钛制成，但是本发明并不限于该例子，并且布线可以由其他金属或合金制成。布线7和8可以由钛化物(TiN)制成。
权利要求
1.一种集成电路器件，包括电阻膜，连接于两个布线之间，并且包含钒氧化物；第一膜，位于所述电阻膜上，从垂直于所述电阻膜的上表面的方向看形成为与所述电阻膜具有相同图形，并且是由不同于钒氧化物的第一材料制成；以及第二膜，位于所述第一膜上，从垂直于所述电阻膜的上表面的方向看形成为与所述电阻膜和所述第一膜具有相同图形，并且是由不同于钒氧化物和所述第一材料的第二材料制成。
2.如权利要求1所述的集成电路器件，其中所述第一材料为包含有硅的绝缘材料。
3.如权利要求1所述的集成电路器件，其中所述第二材料为包含有硅的绝缘材料。
4.如权利要求1所述的集成电路器件，其中所述第二材料为金属或合金。
5.如权利要求4所述的集成电路器件，其中所述第二材料为从由Al、Ti、Cu、Ta、W和Ni组成的组中选出的一种金属，或由所述金属制成的合金，或者主要由所述组中的两种或更多金属组成的合金。
6.如权利要求1～5中的任何一个所述的集成电路器件，进一步包括衬底；位于所述衬底上的多层布线结构；以及位于所述衬底的上表面和处于所述多层布线结构的最上层之下的布线层的逻辑电路部分，所述电阻膜位于所述多层布线结构的所述最上层。
7.一种制造集成电路器件的方法，包括在衬底上形成绝缘膜，其中该绝缘膜的上表面露出两个布线；在包括有布线露出部分的所述绝缘膜的那个区域上形成包含有钒氧化物的膜，在该布线露出部分露出两个所述布线；在所述膜上形成由不同于钒氧化物的第一材料制成的第一膜；在所述第一膜上形成由不同于钒氧化物和所述第一材料的第二材料制成的第二膜；在所述第二膜上形成抗蚀剂膜；对所述抗蚀剂膜进行构图，使所述抗蚀剂膜保留在包括有直接覆盖于所述布线露出部分的区域和与两个所述布线露出部分相连的区域的区域；通过使用所述构图的抗蚀剂膜作为掩模，有选择地对所述第二膜进行蚀刻；去除所述构图的抗蚀剂膜；以及通过使用所述构图的第二膜作为掩模，有选择地对所述第一膜和所述包含有钒氧化物的膜进行蚀刻。
8.如权利要求7所述的方法，其中所述构图的抗蚀剂膜的所述去除包括在剥离溶液中溶解所述抗蚀剂膜。
9.如权利要求7所述的方法，其中所述构图的抗蚀剂膜的所述去除包括在所述抗蚀剂膜上执行氧等离子体灰化。
10.如权利要求7～9中的任何一个所述的方法，其中在所述第一膜的所述形成中，所述第一材料为包含有硅的绝缘材料。
11.如权利要求7～9中的任何一个所述的方法，其中在所述第二膜的所述形成中，所述第二材料为包含有硅的绝缘材料。
12.如权利要求7～9中的任何一个所述的方法，其中在所述第二膜的所述形成中，所述第二材料为金属或合金。
13.如权利要求12所述的方法，其中所述第二材料为从由Al、Ti、Cu、Ta、W和Ni组成的组中选出的一种金属，或由所述金属制成的合金，或者主要由所述组中的两种或更多金属组成的合金。
14.一种形成钒氧化物膜的方法，包括在衬底上形成包含有钒氧化物的膜；在所述膜上形成由不同于钒氧化物的第一材料制成的第一膜；在所述第一膜上形成由不同于钒氧化物和所述第一材料的第二材料制成的第二膜；在所述第二膜上形成抗蚀剂膜；对所述抗蚀剂膜进行构图；通过使用所述构图的抗蚀剂膜作为掩模，有选择地对所述第二膜进行蚀刻；去除所述构图的抗蚀剂膜；以及通过使用所述构图的第二膜作为掩模，有选择地对所述第一膜和所述包含有钒氧化物的膜进行蚀刻。
15.如权利要求14所述的方法，其中所述构图的抗蚀剂膜的所述去除包括在剥离溶液中溶解所述抗蚀剂膜。
16.如权利要求14所述的方法，其中所述构图的抗蚀剂膜的所述去除包括在所述抗蚀剂膜上执行氧等离子体灰化。
17.如权利要求14～16中的任何一个所述的方法，其中在所述第一膜的所述形成中，所述第一材料为包含有硅的绝缘材料。
18.如权利要求14～16中的任何一个所述的方法，其中在所述第二膜的所述形成中，所述第二材料为包含有硅的绝缘材料。
19.如权利要求14～16中的任何一个所述的方法，其中在所述第二膜的所述形成中，所述第二材料为金属或合金。
20.如权利要求19所述的方法，其中所述第二材料为从由Al、Ti、Cu、Ta、W和Ni组成的组中选出的一种金属，或由所述金属制成的合金，或者主要由所述组中的两种或更多金属组成的合金。
全文摘要
在中间层绝缘层上形成钒氧化物膜，并且在钒氧化物膜上依次形成硅氧化物膜和硅氮化物膜。使用抗蚀剂图形作为掩模，对硅氮化物膜进行构图。然后，通过使用剥离溶液或氧等离子体灰化来去除抗蚀剂图形。接下来，使用构图的硅氮化膜作为掩模，对硅氧化物膜和钒氧化物膜进行蚀刻，以形成钒氧化物的电阻膜。
文档编号H01L21/3213GK1677670SQ200510062519
公开日2005年10月5日 申请日期2005年3月30日 优先权日2004年3月30日
发明者川原尚由, 村濑宽, 大漥宏明, 中柴康隆, 小田直树, 佐佐木得人, 伊藤信和 申请人:恩益禧电子股份有限公司, 日本电气株式会社