专利名称：非易失性存储器器件及其制造方法
技术领域：
本发明涉及非易失性存储器器件技术，具体涉及浮置栅非易失性存储器器件及其制造方法。
背景技术：
已经通过减少器件的单元阵列区内的有源区和隔离膜的尺寸来提高非易失性存储器器件的集成密度和存储容量。制造上述器件的一个方法使用自对准多晶硅制造工艺。可以通过使用自对准多晶硅制造工艺在限制在相邻的器件隔离膜之间的区域上形成浮置栅图案来减少存储器件的电路面积。
标题为″在闪存单元中形成自对准浮置栅的方法″的美国专利No.6,656,793公开了通过自对准多晶硅制造工艺增大浮置栅图案的表面面积的方法。在限定在相邻的器件隔离膜之间的区域上形成浮置栅图案之后，通过各向同性蚀刻工艺部分地除去器件隔离膜以暴露浮置栅图案的侧壁。
图1是传统的非易失性存储器器件的横剖面视图。参照图1，把半导体衬底50开槽以形成其间具有有源区59的沟槽，并在该沟槽中形成器件隔离膜58。在衬底50的有源区59上形成隧道绝缘膜(图3和4中的60)。在衬底50的有源区59上方的隧道绝缘膜(图3和4中的60)上形成浮置栅62。
在浮置栅62和器件隔离膜上形成栅间绝缘膜64。在浮置栅62上方的栅间绝缘膜64上沉积控制栅图案66。器件隔离膜58的上表面比浮置栅62的上表面低，并且层间介质膜64覆盖浮置栅62的一部分侧壁。浮置栅62比沟槽之间的衬底50宽，以便它们部分地重叠沟槽。在浮置栅62的侧壁上形成控制栅图案66并且重叠具有一部分沟槽的浮置栅62可以改善控制栅图案66和浮置栅62之间的电容耦合。
图2、3和4是传统的非易失性存储器器件的横剖面视图并说明其制造方法。
参照图2，蚀刻衬底50以形成多个沟槽。沉积器件隔离膜58以填充该沟槽。在沉淀之后，该器件隔离膜58包括远离衬底50延伸的凸出。
参照图3，通过各向同性刻蚀工艺使器件隔离膜58凹陷，以便它的上表面在衬底50的上表面之下，在浮置栅62和衬底50之间留下隧道绝缘膜60。每个浮置栅62都比沟槽之间的衬底50的有源区的宽度宽。各向同性蚀刻器件隔离膜58至少部分地暴露浮置栅62的侧壁。
当通过蚀刻器件隔离膜58完全地暴露浮置栅62的侧壁时，可以部分地除去浮置栅62和衬底50之间的隧道绝缘膜60。这样部分的除去隧道绝缘膜60可以在包括上述结构的存储器件中降低单元阵列的工作特性的一致性。当蚀刻器件隔离膜58时，通过仅仅部分地暴露浮置栅62的侧壁可以避免部分的除去隧道绝缘膜60。然而，仅仅部分地暴露浮置栅62的侧壁在浮置栅62和随后形成的控制栅图案66之间不能提供足够的电容耦合。
参照图4，在图3的结构的整个暴露的上表面上方一致地形成栅间绝缘膜64。在栅间绝缘膜64上沉积控制栅膜66。如图4所示，浮置栅62的底面的相对的边缘部分直接地在栅间绝缘膜64上，控制栅膜66在浮置栅62的相对的边缘部分的下面的底切区域70内延伸。底切区域70内的控制栅膜66可以在一些浮置栅62之间形成不希望的导电桥。
发明概要本发明的一些实施例提供非易失性存储器器件。在半导体衬底中形成沟槽，其间限定有源区。器件隔离膜在衬底内的沟槽中。隧道绝缘膜在衬底的有源区上。多个浮置栅各自在衬底的有源区上方的隧道绝缘膜上。栅间绝缘膜横跨浮置栅和器件隔离膜延伸。控制栅图案在栅间绝缘膜上并横跨浮置栅延伸。沟槽中的器件隔离膜的凹陷区域具有凹陷在沟槽中的器件隔离膜的周围区域的顶主表面下面的主表面。器件隔离膜凹陷区域的边缘与浮置栅的相邻的一个的侧壁排成直线。
本发明的其它实施例提供非易失性存储器器件的制造方法。在半导体衬底中形成沟槽，其间限定有源区。形成在衬底中填充沟槽的器件隔离膜。在衬底有源区上形成隧道绝缘膜。在衬底的有源区上方的隧道绝缘膜上形成具有每一浮置栅的多个浮置栅。在衬底中的沟槽上方除去器件隔离膜的一部分以暴露浮置栅的侧壁。使沟槽中的器件隔离膜的凹陷区域凹陷以便凹陷区域具有凹陷在沟槽中的器件隔离膜的周围区域的上主表面下面，并且器件隔离膜的凹陷区域的边缘与浮置栅的相邻的一个的侧壁排成直线。形成横跨浮置栅和器件隔离膜延伸的栅间绝缘膜。控制栅导电薄膜形成在栅间绝缘膜上并且横跨浮置栅延伸。
本发明的其它实施例提供非易失性存储器器件的制造方法。在半导体衬底中形成沟槽，其间限定有源区。形成在衬底中填充沟槽的器件隔离膜。在衬底有源区上形成隧道绝缘膜。在衬底的有源区上方的隧道绝缘膜上形成具有每一浮置栅的多个浮置栅。各向同性地蚀刻浮置栅之间的器件隔离膜的一部分以暴露浮置栅的侧壁。各向同性地蚀刻浮置栅之间的器件隔离膜的另一部分以完全地暴露浮置栅的侧壁。形成横跨浮置栅和器件隔离膜延伸的栅间绝缘膜。控制栅导电薄膜形成在栅间绝缘膜上并且横跨浮置栅延伸。
包括附图以提供对本发明的进一步了解，附图并入并组成说明书的一部分。
本发明的实施例并与说明书一起用来说明本发明的原理。在附图中图1是传统的非易失性存储器器件的横剖面视图；图2、3和4是传统的非易失性存储器器件的横剖面视图并说明其制造方法；以及图5至10是依照本发明的各种实施例的非易失性存储器器件的横剖面视图并说明其制造方法。
具体实施例方式
当发明进行各种的修改和替换形式时，通过图中的例子显示并在这里详细描写其具体的实施例。然而，应该理解不意在将本发明限制在所公开的具体方式，而相反地，本发明包括属于如权利要求所定义的本发明的精神和范围的一切修改、同等物和替换物。在整个图的说明中相同的参考数字表示同样的元件。
应理解当一种元件或者层称为″在...上″、″连接到″或者″耦合到″另一个元件或者层时，它可以是直接在...上、连接、或者耦合到另一个元件或者层，或者存在插入元件或者层。相反，当一种元件称为″直接在...上″、″直接连接到″或者″直接耦合到″另一个元件或者层时，就不存在插入元件。如这里所使用的，术语″和/或″包括一个或多个关联所列项目的任意结合。
应理解尽管在这里使用术语第一和第二来描述各种区域、层和/或部分，但这些区域、层和/或部分不受这些术语的限制。这些术语仅仅用于将一个区域、层或者部分区别于另一个区域、层或者部分。因此，在不脱离本发明教义的情况下，下面论述的第一区域、层或者部分可以称为第二区域、层或者部分，同样地，第二区域、层或者部分可以称为第一区域、层或者部分。
而且，在这里可以使用关系术语，例如″下″或者″底″和″上面的″或者″顶端″以说明如图中说明的一个元件与另一个元件的关系。应理解相对术语是用来包括除图中叙述的方位之外的器件的不同方位。例如，如果翻转图中的器件，描述为在其他元件的″下″面的元件定位在另一个元件的″上″面上。因此根据图的具体方向，″下″包括″下″和″上″两个方向。同样地，如果翻转一个图中的器件，描述为在其他元件的″下面″或者″之下″的元件定位在另一个元件″之上″。因此，示范性术语″在...下面″或者″在...之下″包括上面和下面的两个方位。
这里参考是本发明的理想化实施例的示意图的横截面图描述本发明的实施例。同样地，作为例如制造工艺结果的例子的形态的偏离和/或偏差是预期的。因而，不能将本发明的实施例认为是限于在此说明区域的特殊形态的限制，而是包括例如由于制造导致的形状偏差。例如，如矩形的注入区域典型地具有圆或者曲线特征和/或其边缘注入浓度的梯度而不是从注入到非注入区域的二元变化。同样地，通过注入形成的埋置区可以在埋置区和经其发生注入的表面之间的区域中造成一些注入。因而，图中说明的区域实质上是示意性的，它们的形状不说明器件的区域的精确形状，也不限制本发明的范围。
这里使用的术语仅仅用于说明具体实施例的目的并不想限制本发明。如这里所使用的，除非上下文清楚地指出否则单数形式″一″，″一种″和″本″也包括复数形式。还应当理解的是术语″包括″和/或″包括″用于说明书中，指定存在所述特征、整数、步骤、操作、元件、和/或零件，但不排除存在或加上一种或多种其他的特征、整体、步骤、操作、元件、零件、和/或其组。
如果不另外限定，这里使用的所有术语(包括技术和科学术语)具有如本领域的普通技术人员所理解的相同的意思。还应当理解术语例如限定在通常使用的词典中的术语应该解释为具有与相关技术文献的意义一致的意义，除非在这里特别地限定，不以理想化或者过度地形式解释。
图5是依照本发明的一些实施例的非易失性存储器器件的横剖面视图，并说明其制造方法。
参照图5，非易失性存储器器件包括具有将有源区10a限定在沟槽16之间的沟槽16的衬底10。器件隔离膜18在衬底10的沟槽16中。隧道绝缘膜20在衬底10的有源区10a上。多个浮置栅22每个都在衬底10的有源区10a上方的隧道绝缘膜20上。浮置栅22每个都比有源区10a宽以便浮置栅22的侧壁22s延伸到沟槽16中的器件隔离膜18的一部分上。栅间绝缘膜24横跨浮置栅22和器件隔离膜18延伸。控制栅图案26在栅间绝缘膜24上并横跨浮置栅22延伸。
依照一些实施例，器件隔离膜18的中部18r具有凹陷在沟槽16中的器件隔离膜18的周围区域的上主表面的下面的上主表面，器件隔离膜18的凹陷的中部18r的边缘18s与浮置栅22的相邻的一个的侧壁22s排成直线。凹陷的中部18r的上主表面在衬底10的有源区10a的上主表面的下面。
因为浮置栅22比有源区10a宽，所以凹陷的中部18r的边缘18s与浮置栅22的侧壁22s排成直线，但通过器件隔离膜18与有源区10a的边缘电隔离。因此，器件隔离膜18可以直接在栅间绝缘膜24和有源区10a的边缘部分之间。因此，将沿着控制栅膜26和有源区10a之间的有源区10a的边缘的器件隔离膜18的厚度调整为足够厚以为关联晶体管提供期望的阈值。通过相对于有源区10a的宽度调整浮置栅22的宽度和/或通过相对于围绕器件隔离膜18的上主表面调整器件隔离膜18的凹陷的中部18r的上主表面的深度来调整器件隔离膜18的厚度。
器件隔离膜18的凹陷的中部18r的上主表面与浮置栅22的底面排成直线或者在浮置栅22的底面的下面以便栅间电介质膜24完全地覆盖浮置栅22的侧壁22s。因此，浮置栅22比有源区10a宽，从浮置栅22的侧壁22s完全地除去器件隔离膜18。因此栅间电介质膜24直接在控制栅膜26和浮置栅22的上表面和侧面22s之间，其可以增加其间的电容耦合。
图6至10是说明依照本发明的一些实施例的非易失性存储器器件的横剖面视图，说明制造该非易失性存储器器件的方法。
参照图6，在半导体衬底10上形成硬掩模图案14。使用硬掩模图案14作为蚀刻掩模将沟槽16蚀刻到衬底10。硬掩模图案14由氮化硅膜或者堆叠的氮化硅和氧化硅膜形成。在衬底上形成氮化硅膜之前，形成缓冲氧化膜12以减少衬底10上的应力。沟槽16由也覆盖衬底的绝缘膜填充。通过例如化学/机械抛光(CMP)方法抛光绝缘膜来暴露硬掩模图案14以在硬掩模图案14之间的沟槽16中形成器件隔离膜18。
参照图7，通过除去硬掩模图案14和缓冲氧化膜12暴露由器件隔离膜18限定的有源区。各向同性地蚀刻器件隔离膜18以按照凹陷宽度w1凹陷暴露的隔离膜18的侧壁8s。器件隔离膜18因此从沟槽18向上凸出超过有源区10a的上表面。
参照图8，在有源区10a上沉积隧道绝缘膜20，沉积导电薄膜以填充器件隔离膜18的凸出部之间的空间。通过例如CMP工艺抛光导电薄膜以暴露器件隔离膜18并在器件隔离膜18之间的区域的有源区10a的上方形成浮置栅22。因为器件隔离膜18的侧壁按宽度w1凹陷，所以浮置栅22的宽度比有源区10a的宽度宽。因此浮置栅22相对于如果它们仅仅与有源区10一样宽具有更大的表面面积。浮置栅22的边缘延伸到沟槽16的一部分上并重叠器件隔离膜18的一部分。
参照图9，使器件隔离膜18凹陷以部分地暴露浮置栅22的侧壁。各向同性蚀刻器件隔离膜18以使其凹陷。通过各向同性蚀刻器件隔离膜18代替各向异性干法刻蚀器件隔离膜18，避免离子污染对浮置栅22的损害。当通过上述各向同性刻蚀工艺使器件隔离膜18凹陷时，不暴露浮置栅22和有源区10a之间的隧道绝缘膜20。
参照图10，接着通过完全地暴露浮置栅22的侧壁22s的各向异性刻蚀工艺进一步凹陷沟槽16中的器件隔离膜18的中部18r(图5)。器件隔离膜18的凹陷中部18r的上主表面的边缘18s与浮置栅22的侧壁22s排成直线。因此浮置栅22边缘18s重叠器件隔离膜18的一部分，以便在器件隔离膜18的中部18r的上主表面凹陷在浮置栅22的底面下面之后，器件隔离膜18的一部分在浮置栅22的边缘18s之下。因此，器件隔离膜18的凹陷中部18r的上主表面的边缘18s与基于浮置栅22和有源区10a之间差异的有源区10a的边缘分离。器件隔离膜18的凹陷中部18r的上表面可以按照规定的深度凹陷在有源区10a的上主表面的下面。因为通过各向异性刻蚀工艺凹陷器件隔离膜18的中部18r，所以可以避免对浮置栅22和有源区10a之间的隧道氧化膜20的损害。而且，当在各向异性刻蚀工艺之后进行湿法清洗工艺时，可以通过保持在浮置栅22的边缘表面22s之下的器件隔离膜18保护隧道绝缘膜20免遭损伤。
在生成的结构上一致地形成栅间绝缘膜24。在横跨浮置栅22延伸的栅间绝缘膜24上形成控制栅膜26，其按图5所示的示范性结构说明。
然后按照公知的半导体制造技术执行下一工序以完成非易失性存储器器件结构。例如，构图控制栅膜26和栅间绝缘膜24以形成控制栅电极。通过形成浮置栅22来形成浮置栅电极使得它们与控制栅电极排成直线并在控制栅电极之下。通过湿法清洗工艺除去部分地除去浮置栅22之后暴露在衬底10上的隧道绝缘膜20的部分或者可以当随后在衬底10中形成杂质扩散层时用作缓冲层。
如上关于本发明的一些实施例所述，可以通过各向同性的刻蚀工艺初步地凹陷器件隔离膜18以暴露浮置栅22的侧壁22s的部分，然后通过各向异性刻蚀工艺，中部18r凹陷在器件隔离膜18的周围区域的下面。当各向同性蚀刻器件隔离膜18以暴露浮置栅22的侧壁22s的部分时，不暴露浮置栅22和有源区10a之间的隧道绝缘膜20以便不受蚀刻损伤是很重要的。然后通过各向异性地蚀刻器件隔离膜18完全地暴露浮置栅22的侧壁22s以使其中部18r凹陷。可以通过调整在器件隔离膜18上执行的湿法各向同性刻蚀工艺的时间量和/或侵蚀速度来调整在沟槽18中重叠浮置栅22和器件隔离膜18的边缘部分的重叠量。
因此，通过使用器件隔离膜18的各向异性蚀刻之后的连续的各向同性蚀刻来蚀刻器件隔离膜18使器件隔离膜18的凹陷的中部的边缘与浮置栅22的边缘排成直线。因此可以增大浮置栅22的表面面积，同时避免损坏浮置栅22和衬底10的有源区10a之间的隧道绝缘膜20。避免损坏隧道绝缘膜20可以改善形成在存储器器件中的存储单元的特性的一致性，相对于衬底的有源区增加浮置栅的表面面积可以增加存储单元的控制栅和浮置栅之间的耦合。
归纳详细说明，应当注意在基本上不脱离本发明的原则的情况下可以对最优实施例进行许多变化和修改。这里所有的这种变化和修改都包括在本发明的范围内，如下面权利要求阐明。
权利要求
1.一种非易失性存储器器件包括半导体衬底；沟槽，在衬底中，并在其间限定有源区；器件隔离膜，在衬底中的沟槽中；隧道绝缘膜，在衬底的有源区上；多个浮置栅，每个都在衬底有源区的上方的隧道绝缘膜上；横跨浮置栅和器件隔离膜延伸的栅间绝缘膜；以及控制栅图案，在栅间绝缘膜上并横跨浮置栅延伸，其中，沟槽中的器件隔离膜的凹陷区域具有凹陷在沟槽中的器件隔离膜的周围区域的上主表面的下面的上主表面，器件隔离膜的凹陷区域的边缘与浮置栅的相邻的一个的侧壁排成直线。
2.如权利要求1所述的非易失性存储器器件，其中器件隔离膜的凹陷区域的相对的边缘与浮置栅的相邻的那些的表面侧壁排成直线。
3.如权利要求1所述的非易失性存储器器件，其中器件隔离膜的凹陷区域的上主表面在衬底的有源区的上表面的下面。
4.如权利要求1所述的非易失性存储器器件，其中浮置栅比衬底的有源区宽；以及浮置栅的边缘部分部分地在沟槽中的器件隔离膜的一部分上方。
5.如权利要求1所述的非易失性存储器器件，其中浮置栅的底面的相反的边缘部分直接在器件隔离膜上。
6.如权利要求1所述的非易失性存储器器件，其中器件隔离膜直接在栅间绝缘膜和衬底的有源区的边缘部分之间。
7.如权利要求1所述的非易失性存储器器件，其中栅间绝缘膜直接在浮置栅的侧壁上。
8.一种非易失性存储器器件的制造方法，该方法包括在半导体衬底中形成沟槽，其间限定有源区；形成在衬底中填充沟槽的器件隔离膜；在衬底有源区上形成隧道绝缘膜；形成每个都在衬底有源区的上方的隧道绝缘膜上的多个浮置栅；除去在衬底中的沟槽上方的器件隔离膜的一部分以暴露浮置栅的侧壁；使沟槽中的器件隔离膜的区域凹陷，以便凹陷区域具有凹陷在沟槽中的器件隔离膜的周围区域的上主表面的下面的上主表面，并且器件隔离膜的凹陷区域的边缘与浮置栅的相邻的一个的侧壁排成直线；形成横跨浮置栅和器件隔离膜延伸的栅间绝缘膜；以及在栅间绝缘膜上形成控制栅导电薄膜并且横跨浮置栅延伸。
9.如权利要求8所述的方法，其中在沟槽中凹陷器件隔离膜的区域包括凹陷器件隔离膜的区域，以便器件隔离膜的凹陷区域的相反的边缘与浮置栅的相邻的那些的表面侧壁排成直线。
10.如权利要求8所述的方法，其中器件隔离膜的凹陷区域的上主表面在衬底的有源区的上主表面的下面。
11.一种非易失性存储器器件的制造方法，该方法包括在半导体衬底中形成沟槽，其间限定有源区；形成在衬底中填充沟槽的器件隔离膜；在衬底有源区上形成隧道绝缘膜；形成每个都在衬底有源区的上方的隧道绝缘膜上的多个浮置栅；各向同性地蚀刻浮置栅之间的器件隔离膜的一部分，以部分地暴露浮置栅的侧壁；各向异性地蚀刻浮置栅之间的器件隔离膜的另一部分，以完全地暴露浮置栅的侧壁；形成横跨浮置栅和器件隔离膜延伸的栅间绝缘膜；和在栅间绝缘膜上形成控制栅导电薄膜并且横跨浮置栅延伸。
12.如权利要求11所述的方法，其中在半导体衬底中形成沟槽包括在半导体衬底上形成硬掩模图案；和蚀刻具有作为蚀刻掩模的硬掩模图案的衬底以形成沟槽；形成隧道绝缘膜包括除去硬掩模图案以暴露衬底的有源区；和在通过除去硬掩模图案而暴露的衬底上形成隧道绝缘膜；和形成多个浮置栅包括在器件隔离膜和隧道绝缘膜上形成导电薄膜；和抛光导电薄膜直到暴露器件隔离膜。
13.如权利要求12所述的方法，其中形成多个浮置栅还包括除去器件隔离膜的一部分以形成横跨衬底的有源区延伸并重叠沟槽的一部分的开口，并在开口中形成导电薄膜。
14.如权利要求12所述的方法，其中形成多个浮置栅包括形成每一浮置栅比衬底的相邻的有源区宽，以及因此每个浮置栅的边缘部分横跨沟槽中的器件隔离膜的一部分延伸。
15.如权利要求12所述的方法，其中各向同性蚀刻浮置栅之间的器件隔离膜的一部分以部分地暴露浮置栅侧壁包括在暴露隧道绝缘膜之前停止器件隔离膜的各向同性蚀刻。
16.如权利要求12所述的方法，其中各向异性地蚀刻在浮置栅之间的器件隔离膜的另一个部分以完全地暴露浮置栅的侧壁包括蚀刻具有作为蚀刻掩模的浮置栅的器件隔离膜。
17.如权利要求16所述的方法，其中蚀刻具有作为蚀刻掩模的浮置栅的器件隔离膜包括凹陷在沟槽中的器件隔离膜的区域，以便凹陷区域具有凹陷在沟槽中的器件隔离膜的周围区域的上主表面的下面的上主表面，并且器件隔离膜的凹陷区域的边缘与浮置栅的相邻的一个的侧壁排成直线。
18.如权利要求17所述的方法，其中器件隔离膜的凹陷区域的上主表面在浮置栅的底面的下面。
19.如权利要求17所述的方法，其中栅间绝缘膜形成在包括凹陷区域的器件隔离膜上并通过器件隔离膜与衬底的有源区分离。
全文摘要
一种非易失性存储器器件包括半导体衬底、器件隔离膜、隧道绝缘膜、多个浮置栅、栅间绝缘膜、和控制栅图案。在其间限定有源区的衬底中形成沟槽。器件隔离膜在衬底内的沟槽中。隧道绝缘膜在衬底的有源区上。多个浮置栅每个都在衬底的有源区上方的隧道绝缘膜上。栅间绝缘膜横跨浮置栅和器件隔离膜延伸。控制栅图案在栅间绝缘膜上并横跨浮置栅延伸。沟槽中的器件隔离膜的中部具有凹陷在沟槽中的器件隔离膜的周围区域的上主表面下面的上主表面。器件隔离膜凹陷中部的边缘与浮置栅的相邻的一个的侧壁排成直线。
文档编号H01L27/115GK1758429SQ20051008854
公开日2006年4月12日 申请日期2005年8月4日 优先权日2004年8月4日
发明者郑丞弼, 朴钟浩, 池京求, 金东贤 申请人:三星电子株式会社