专利名称：栅极结构的制造方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种栅极结构的制造方法。
技术背景半导体器件通过在栅极上施加电压，而改变介质层中的电场强度，进而 控制衬底表面电场，最终改变导电沟道的导电能力。可见，栅极性能好坏对 半导体器件性能的影响至关重要，而栅极性能的好坏又主要决定于栅极结构。图1A 1D为说明现有技术中栅极结构的制造方法各步骤的器件剖面示意 图，如图所示，申请号为 "C脂111174.X，，的中国专利申请中提供的一种栅 极结构的制造方法为首先，如图1A所示，在半导体衬底10上顺次沉积介质层20、导电层30、 阻挡层40及图案化的光致抗蚀剂层50。其中，导电层包括顺次沉积的多晶硅 层31及金属层32。然后，如图1B所示，以图案化的光致抗蚀剂层50为掩膜，刻蚀阻挡层40, 获得带有开口区的阻挡层，阻挡层开口区域露出金属层32。再后，如图1C所示，移除图案化的光致抗蚀剂层，以得到光洁的阻挡层 40及金属层32上表面。最后，如图1D所示，以带有开口区的阻挡层40为掩膜，刻蚀导电层30及 介质层2Q,获得栅极结构。但是，实际生产发现，当移除图案化的光致抗蚀剂层步骤与后续刻蚀步 骤的时间间隔过长时，易在阻挡层根部形成缺陷。图2为栅极根部缺陷结构示 意图，如图2所示，所述缺陷是由刻蚀阻挡层后暴露出的金属层材料被氧化而 形成，即所述缺陷的成分为金属氧化物。由于为刻蚀导电层及介质层而选择 的刻蚀气体只设定了对导电层及介质层材料的刻蚀速率，而并未设定刻蚀气 体对金属氧化物的刻蚀速率，使得通过所述刻蚀气体难以移除位于阻挡层根 部的金属氧化物。继而，此阻挡层根部缺陷将同时作为刻蚀导电层及介质层 的硬掩膜，使得刻蚀气体无法刻蚀位于阻挡层根部缺陷下方的导电层及介质 层，形成栅极根部缺陷。此栅极根部缺陷的存在相当于增加了栅极的长度， 栅长的增加易引起器件性能的降低，如漏极饱和电流减小、阈值电压减小、 结间电容增大等，严重时甚至会引发器件失效。由此，如何抑制或消除栅极 制造过程中形成的根部缺陷成为本领域技术人员面临的重要问题，即急需一种不产生根部缺陷的栅极结构的制造方法。发明内容本发明提供了 一种栅极结构的制造方法，可在栅极制造过程中不产生根 部缺陷。本发明提供的 一种栅极结构的制造方法，将半导体衬底置于第 一反应区， 并在半导体衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层；然后将所述半导体衬底移动至第二反应区，以所述光致抗蚀剂层作为掩 膜刻蚀所述阻挡层；随后将所述半导体村底移动至第三反应区，移除所述光 致抗蚀剂层；最后将所述半导体衬底移动至第四反应区，刻蚀所述导电层及 介质层，其中，所述半导体衬底从第二反应区移动至第四反应区所需时间小 于4小时。所述第一反应区为化学气相淀积设备；所述第二反应区为等离子刻蚀设 备；所述第三反应区为等离子刻蚀设备或湿法刻蚀设备；所述第四反应区为 等离子刻蚀设备；在刻蚀所述阻挡层后的4小时之内所述第四反应室处于空闲 状态；所述刻蚀气体包括CF" CHF3、 CH2F2、 C3F8、 C4F8、 NF3、 S,F4、 Cl2、 BC13、 CC14、 CHC13、 CH2C12、 C3C18、 C4C18、 NCl3或SiCh中的一种或其混合气体。本发明提供的一种栅极结构的制造方法，包括在半导体村底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层；刻蚀阻挡层；移除所述光致抗蚀剂层；刻蚀导电层及介质层；其中，所述刻蚀导电层及介质层步骤在移除所述光致抗蚀剂层之后的4 小时以内进行。所述刻蚀气体包括CF4、 CHF3、 CH2F2、 C3F8、 C4F8、 NF3、 SA、 Cl2、 BC13、 CC14、 CHC13、 CH2C12、 C3C18、 C4C1813或SiCl4中的一种或其混合气体；所述 刻蚀为至少 一 次的等离子刻蚀。与现有技术相比，本发明具有以下优点通过缩短移除图案化的抗蚀剂 层与后续刻蚀步骤间的时间间隔，减小了在具有开口区的阻挡层根部形成金
属层材料氧化物的可能性，即控制了阻挡层根部缺陷的产生，进而抑制了栅极根部缺陷的产生。
图； ' 、 "、 、' -、J图2为栅极根部缺陷结构示意图；图3A- 3D为说明本发明方法实施例的栅极结构的制造方法各步骤的器件 剖面示意图；图4为栅极根部缺陷废品率与刻蚀前间隔时间关系曲线； 其中相同的结构用同一标号说明；10 30 32 50衬底； 导电层； 金属层； 光致抗蚀剂层；20 31 40 60介质层； 多晶硅层； 阻挡层； 栅极根部缺陷,具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图 对本发明的具体实施方式
做详细的说明。为避免引起不必要的难于理解，本 文的实施例说明中省略了公知的工艺操作描述。本发明方法的实施步骤为首先，在半导体衬底上顺次沉积介质层、导 电层、阻挡层及图案化的光致抗蚀剂层，所述导电层包含多晶硅层和金属层； 然后，刻蚀阻挡层；随后，移除图案化的光致抗蚀剂层；再后，控制移除图 案化的光致抗蚀剂层与后续刻蚀步骤的间隔时间，抑制金属层上表面氧化物 的产生；最后，刻蚀导电层及介质层。剖面示意图，如图所示，说明本发明方法实施例的具体步骤为首先，如图3A所示，将半导体衬底10置于第一反应区，并在半导体衬底10上顺次沉积介质层20、导电层30、阻挡层40及图案化的光致抗蚀剂层50;其中，导电层包括顺次沉积的多晶硅层31及金属层32。所述第一反应区为化学气相淀积设备；所述介质层材料可选用二氧化硅 (SiOJ、磷硅玻璃(phosphosilicate glass， PSG)、硼硅玻璃(boros i 1 icate ，BSG)以及硼磷珪玻璃(borophosphosilicate ， BPSG)等常用层间介质材料； 所述金属层材料可选用硅化鴒(WSi )、硅化钛(TiSi2)等常用栅极金属层硅 化物；所述阻挡层材料可选用氮化硅(Si3N4)、氮氧化硅(SiON)等常用绝 缘材料。所述各层材料的厚度根据产品要求及工艺条件确定。然后，如图3B所示，将所述半导体衬底移动至第二反应区，以所述光致 抗蚀剂层50作为掩膜刻蚀所述阻挡层40,获得带有开口区的阻挡层；阻挡层 开口区域露出金属层32上表面。所述第二反应区为等离子刻蚀设备；所述刻蚀方法选用等离子体刻蚀法。再后，如图3C所示，将所述半导体衬底移动至第三反应区，移除所述光 致抗蚀剂层，得到光洁的阻挡层4 O及金属层3 2上表面。实际生产过程中，将所述半导体衬底从第二反应区移动至第四反应区所 需时间根据进度安排及生产情况决定，并未加以严格控制。实践发现，时间间隔过长，易在阻挡层根部形成缺陷。所述缺陷是由刻 蚀阻挡层后暴露出的金属层材料被氧化而形成，即所述缺陷的成分为金属氧 化物。由于为刻蚀导电层及介质层而选择的刻蚀气体只设定了对导电层及介 质层材料的刻蚀速率，而并未设定刻蚀气体对金属层材料的氧化物的刻蚀速 率，使得通过所述刻蚀气体难以移除位于阻挡层根部的金属氧化物。继而， 此阻挡层根部缺陷将同时作为刻蚀导电层及介质层的硬掩膜，使得刻蚀气体 无法刻蚀位于阻挡层根部缺陷下方的导电层及介质层，即刻蚀导电层及介质 层后得到的栅极间距缩短，形成栅极根部缺陷。由此，可通过严格控制所述半导体衬底从第二反应区移动至第四反应区 所需时间可抑制阻挡层根部缺陷的产生。图4为栅极根部缺陷废品率与刻蚀前间隔时间关系曲线，如图4所示，栅 极根部缺陷废品率随刻蚀前间隔时间的增加而线性增大。由此，通过控制制 程中产品刻蚀前的间隔时间，可控制栅极根部缺陷废品率满足生产要求。作为本发明方法的实施方式，所述半导体衬底从第二反应区移动至第四 反应区所需时间控制在4小时以内。最后，如图3D所示，将所述半导体衬底移动至第四反应区，刻蚀所述导 电层30及介质层20。
所述刻蚀气体包括CF4、 CHF3、 CH2F2、 C3F8、 C4F8、 NF3、 S,F4、 Cl2、 BC13、 CC14、 CHC13、 CH2C12、 C3C18、 C4C18、 NCl3或SiCl4中的一种或其混合气体;所述混合包 括上迷刻烛气体的任意混合及其与緩沖气体的混合，所述緩沖气体包括氩气 Ur)、氦气(He)等。所述第三反应区为等离子刻蚀设备或湿法刻蚀设备；所述第四反应区为 等离子刻蚀设备；在刻蚀所述阻挡层后的4小时之内所述第四反应室处于空闲 状态。同理，利用下述方式，仍可作为本发明方法的实施例首先，在半导体衬底上顺次沉积介质层、导电层、阻挡层及图案化的光 致抗蚀剂层。其中，导电层包括顺次沉积的多晶硅层及金属层。所述介质层材料可选用二氧化硅(Si02)、磷硅玻璃(phosphosilicate glass, PSG )、硼石圭玻璃(borosilicate ， BSG )以及硼石粦石圭玻璃 (borophosphosilicate ， BPSG)等常用层间介质材料；所述金属层材料可 选用硅化鵠(WSi )、硅化钛(TiSi2)等常用栅极金属层硅化物；所述阻挡层 材料可选用氮化硅(Si3N4)、氮氧化硅(SiON)等常用绝缘材料。所述各层 材料的厚度根据产品要求及工艺条件确定。然后，以图案化的光致抗蚀剂层为掩膜，刻蚀阻挡层，获得带有开口区 的阻挡层；阻挡层开口区域露出金属层上表面。所述刻蚀方法选用等离子体 刻蚀法。再后，控制移除图案化的光致抗蚀剂层与后续刻蚀步骤的间隔时间小于4 小时，抑制金属层上表面氧化物的产生。随后，移除图案化的光致抗蚀剂层，得到光洁的阻挡层及金属层上表面。 最后，刻蚀导电层及介质层。所述刻烛气体包括CF4、 CHF3、 CH2F2、 C3F8、 C4F8、 NF3、 SA、 Cl2、 BC13、 CC14、 CHC13、 CH2C12、 C3C18、 C4C18、 NCl3或S,Ch中的一种或其混合气体;所述混合包 括上述刻蚀气体的任意混合及其与緩冲气体的混合，所述緩冲气体包括氩气 (Ar)、氦气(He)等。采用本发明方法，通过缩短清洗步骤和后续刻蚀步骤间的时间间隔，减 小了在具有开口区的阻挡层根部形成金属层材料氧化物的可能性，即控制了 阻挡层根部缺陷的产生，进而抑制了栅极根部缺陷的产生。 本发明虽然以较佳实施例7>开如上，j旦其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和 修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1、 一种栅极结构的制造方法，将半导体衬底置于第一反应区，并在半导体衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层；然后 将所迷半导体衬底移动至第二反应区，以所述光致抗蚀剂层作为掩膜刻蚀所 述阻挡层；随后将所述半导体村底移动至第三反应区，移除所述光致抗蚀剂 层；最后将所述半导体衬底移动至第四反应区，刻蚀所述导电层及介质层， 其特征在于将所述半导体衬底从第二反应区移动至第四反应区所需时间小 于4小时。
2、 根据权利要求l所述的方法，其特征在于所述第一反应区为化学气 相淀积设备。
3、 根据权利要求l所述的方法，其特征在于所述第二反应区为等离子 刻蚀设备。
4、 根据权利要求l所述的方法，其特征在于所述第三反应区为等离子 刻蚀设备或湿法刻蚀设备。
5、 根据权利要求l所述的方法，其特征在于所述第四反应区为等离子 刻蚀设备。
6、 根据权利要求5所述的方法，其特征在于在刻蚀所述阻挡层后的4小 时之内所述第四反应室处于空闲状态。
7、 根据权利要求l所述的方法，其特征在于所述刻蚀气体包括CF4、 CHF3、 CH2F2、 C3F8、 C4FS、 NF3、 S'F4、 Cl2、 BCh、 CC14、 CHCh、 CH2C12、 C3C18、 C4C18、 NCl3或SiCL中的一种或其混合气体。
8、 —种栅极结构的制造方法，包括在半导体衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层；刻蚀阻挡层； 移除所述光致抗蚀剂层； 刻蚀导电层及介质层； 其特征在于所述刻蚀导电层及介质层步骤在移除所述光致抗蚀剂层之后的4小时以 内进行。
9、 根据权利要求8所述的方法，其特征在于所述刻蚀气体包括CF" CHF3、 CH2F2、 C3F8、 C4F8、 NF3、 S!F4、 Cl2、 BC13、 CC14、 CHC13、 CH2C12、 C3C18、 C4C18、 NCh或SiCl4中的一种或其混合气体。
10、根据权利要求8所述的方法，其特征在于所述刻蚀为至少一次的 等离子刻蚀。
全文摘要
一种栅极结构的制造方法，包括在半导体衬底上顺次沉积介质层、导电层、阻挡层及图案化的光致抗蚀剂层；刻蚀阻挡层；移除图案化的光致抗蚀剂层；将上述步骤与后续刻蚀步骤间的时间间隔控制在4小时以内；刻蚀导电层及介质层。通过缩短移除图案化的抗蚀剂层与后续刻蚀步骤间的时间间隔，减小了在具有开口区的阻挡层根部形成金属层材料氧化物的可能性，即控制了阻挡层根部缺陷的产生，进而抑制了栅极根部缺陷的产生。
文档编号H01L21/28GK101123185SQ20061002992
公开日2008年2月13日 申请日期2006年8月10日 优先权日2006年8月10日
发明者吴金刚, 飞 罗, 高关且, 高大为 申请人:中芯国际集成电路制造(上海)有限公司