专利名称：具有用于产生识别数据的金属可编程的金属层的集成电路结构及其制造方法
技术领域：
本发明涉及权利要求1的前序部分所述的具有用于产生识别数据 的第一和第二金属可编程金属层的集成电路结构，本发明还涉及制造
这种集成电路结构的方法。
背景技术：
集成电路的制造基本上大致简化为两个步骤。第一步是在晶片表 面区域上产生电子有源构件，如晶体管、二极管或电阻。然后进行构 件的布线，形成例如作为标准元件的逻辑门电路或寄存器，以及形成 模拟的基础电路。构件的几何结构和用于布线的连线借助于经过光化 学处理的掩膜形成在晶片表面上。
在所谓的金属层中借助于铝线进行布线。这些铝线将标准元件和 模拟电路部件连接起来，成为用于数据和信号处理的复杂系统。以这
种方式和方法形成片上系统(SoC: System on a Chip )。
在现代制造集成电路的工艺中，四个或更多的金属层通过附加的 绝缘层相互隔开地先后敷设到晶片上。各层之间的连接通过所谓的中 介触点形成。在形成布线时所用的掩膜相应地称为"金属掩膜"或"中 介掩膜"。
一个SoC的控制通过一个控制接口 (Control interface)进行。 接口例如可以是一个12C接口 ，用它可通过读出状态信息实现控制。 一个特别的状态信息是一个芯片ID或信息指示，它以由多个比特构 成的字的形式用于相应IC类型的唯一识别。芯片ID是一个固定编程 的值，它事后不能再改变。固定编程如此实现 一个标准元件的逻辑 输入端直接连接到对应于逻辑值1和0的供电电压Vdd或Uss上。此
逻辑输入信号从而与和其它信号的逻辑联系或者与寄存器的状态无
关，而直接取决于金属层内与供电电压Vdd或Uss的相应极的连线。
这种连线直接由"金属掩膜，'和"中介掩膜"确定。因此目前一个值 的改变只能通过改变多个掩膜或金属层来实现。这种处理方式被称作 "金属可编程"。
这种处理方式的缺点在于， 一个掩膜组的成本随着电子构件结构 尺寸的减小而增加。所以由于成本的原因不可能对于小的电路改变重 新制作所有的掩膜。掩膜的主要部分在制造晶体管、二极管和电阻时 是必需的。如果只是金属掩膜和中介掩膜被改变，可以只涉及一个"金 属重新设计"。这时可以改变构件间相互的连线，从而使得小的电路改 变成为可能。
正是在"金属重新设计"时人们也希望相应地适配芯片ID,以便 在与仅发生微小变化的原集成电路结构相比较时能可靠地识别它。但 可能只是由于改变芯片ID而需要改变一个附加的金属掩膜。
发明内容
本发明的目的在于，改进具有至少一个第一和一个第二金属可编 程金属层的通用的集成电路结构，这些金属层用于构件的布线和产生 一个由至少一个识别比特构成的识别数据。尤其是制造成本可通过制 造方法的简化而降低。
上述任务由具有权利要求1所述特征的集成电路结构及具有权利 要求11所述特征的用于制造这种集成电路的方法完成。
具有优点的是，集成电路结构具有一个带有有源构件的结构层以 及具有一个第一和一个第二金属可编程的金属层，所述金属层用于构 件的布线和提供一个由至少一个识别比特构成的识别指示，其中第一 金属层被构造为用于给出用于确定识别比特的第一个比特值，并且其 中第二金属层被构造为用于给出借助于金属编程确定该识别比特的第 二个比特值。这种集成电路结构的优点这样实现 一个异或电路具有 其上施加第一个和第二个比特值的输入端和一个用于输出 一个用于确
定或提供识别比特的电路比特的输出端。
同样具有优点的是一种制造集成电路结构的方法，该方法具有提 供一个带有有源构件的结构层以及形成第一个和第二个金属可编程的 金属层的步骤，所述金属层用于构件的布线及用于提供一个由至少一 个识别比特构成的识别指示，其中第 一 金属层被构造为用于给出用于 确定识别比特的第一个比特值，而第二金属层被构造为用于给出借助 于金属编程确定同一个识别比特的第二个比特值。这里具有优点的是， 第一个和第二个比特值被施加到一个异或电路的输入端上，以给出一 个用于确定或提供识别比特的电路比特。
具有优点的实施例是从属权利要求的主题。
特别具有优点的是这样一种电路结构，其中异或电路具有多于两 个的输入端，并且被构造为用于引入其它金属层的确定识别比特的比特值。
特别具有优点的是一种具有另一个异或电路的电路结构，该异或 电路用于接入所述异或电路的电路比特值和另外一个异或电路的另外 一个电路比特值。
特别具有优点的是一种具有另 一个异或电路的电路结构，该异或 电路用于接入所述异或电路的电路比特值和另外一个金属层的另外一 个用于确定识别比特的比特值。
特别具有优点的是一种具有n个金属层和n-l个异或电路的电路结构。
特别具有优点的是这样一种电路结构，其中识别数据包括多个识 别比特，并且每个金属层被构造为可以对每个识别比特有完全的模编
程可能性。
特别具有优点的是用对于一个片上系统的接口码作为识别比特的 电路结构。
特别具有优点的是这样一种电路结构，其中金属层被构造为通过 与两个电压极中的一个电压极相连接来提供比特值。
特别具有优点的是这样一种电路结构，其中异或电路在结构层中形成。
特别具有优点的是这样一种电路结构，其中异或电路在集成电路 结构的一个接口中形成。
上述金属编程和异或电路的组合的应用可扩展到使用金属可编程 值的所有领域。
特别是这种电路结构可以用来提供一个芯片识别， 一 个随机发生 器算法的初始值，加密系统中的密钥值或者配置值，以激活或禁止集 成电路的功能单元。例如可以在高级版本与类似于捆绑选项的低成本 版本之间实现转换。
下面借助附图详细说明本发明的实施例。附图中
图1是按照第一种实施方式的一个集成电路结构的示意性剖面
图，
图2是按照另一种替代实施方式的一个集成电路结构的示意性剖 面图，
图3是一个异或电路的元件，
图4是一个具有5个金属层的集成电路结构的多个异或电路的第 一种配置，以及
图5是按照另一种替代实施方式的第二种异或电路。
具体实施例方式
图1示意性地示出了一个集成电路结构(IC)的剖面图，其中仅 示出了为理解所述的金属编程所需的元件。也可相应变换为具有其它 数量的层以及其它排列方式的替代实施方式。
在基础层或晶片W的表面区域中按照已知的方式和方法形成结 构单元S。结构单元主要是有源构件，如晶体管、门电路系统和类似 元件。在晶片W表面的上方或上面排列着其它层。这些其它层是绝缘 层IS和所谓的金属层M,, M2。金属层M,， M2相互间或者相对于晶
片W分别由一个绝缘层IS隔开，以避免短路。这种电路结构IC的金 属层M,, M2用于有源构件相互间或者与接口 I的连接，该接口实现 了集成电路结构IC的构件S的外部接触。相应地，金属层MM M2 被构造为具有所属的"中介掩膜"的所谓"金属掩膜"，并且使得所谓 的金属编程成为可能。
通过接口 I形成了有源构件的接触，用来通过外部装置将控制信 号传输给构件S,或者用于将有源构件S的信号传输给外部装置。为 了简化示图，为此所需的接触和连接在图中没有示出。此外接口 l还
用于馈送至少一个电压DSS, l)dd作为供电电压，其中相应的连接V1
从接口 1的触点穿过各个层W， M，， M2， IS。
此外在图中示出的到接口I的触点还用于以一个或最好多个识别 比特ID1, ID2的形式给出一个识别指示。识别指示从而构成一个接 口码ID,借助于它可以在外部装置一侧识别出此集成电路结构1C。 最好有关功能和技术参数的识别可以唯一地识别。
各个识别比特ID1， ID2的确定可以通过唯一的方式和方法通过 仅在单个金属层Mp M2中进行相应的金属编程来实现。此外每一个 识别比特1D1， 1D2的确定可以通过唯一的方式和方法最好在每一个 金属层M，， M2中实现。对于对有源构件S进行访问的金属编程，这 应该对所谓的"金属重新设计"进行。
为了实现这一点，从每一个金属层M,， M2引出一个Vl与逻辑异 或电路XO的连接，其中在多个金属层的情况下，必要时在一个异或 电路域XOF中设置多个这样的异或电路。在金属编程的范围内，相 应连接VI在所属金属层M,, M2中被施加所希望的电压值，其中这最 好通过一个连接至一个与供电电压Uss或UDD的连接VI的金属接触连 接V完成。在一个简单的实施例中，这两个供电电压lss， IJm)代表 逻辑值1或0。在所示实施例中，从第一金属M,到异或门XO的相应 的连接VI与至第一供电电压Uss的接触连接V相连接，第二金属M2 相应地与另一个供电电压U^相连接。这两个相应的连接VI引到异 或电路XO的两个输入端，并且相应地第一个比特值a或第二个比特
值b从第一或第二金属层Mp M2被送到这两个输入端，如图l所示。 异或电路XO给出一个电路比特值o，它通过相应的连接VI被送到第 一个触点，用于提供第一个识别比特ID1。以相应的方式和方法，可 以进行相应的金属编程并提供另 一个识别比特ID2。
图2示出另一个替代实施方式，其中异或电路域XOF不是借助 于有源构件S形成在晶片层W中，而是在接口 I中形成这种异或电路 域X()F。可选地，这种异或电路域也可以例如通过相应的触点形成并 连接在作为外部装置的接口l上。
此外图2所示实施方式具有3个金属可编程的金属层M，， M2, M3。在这种情况下，为了对每个识别比特ID1， ID2进行唯一的编程， 形成了更复杂的连接和异或电路XO， XO*，如借助于图4和图5中 的电路图示出的那样。
具有金属层Ml-M5中的一个的图示的虛线椭圆框用符号表示出 了在所标出的金属层Ml-M5中的金属编程。在此位置上异或电路或 相应的异或门固定连接到对应于逻辑1的第一供电电压Udd上，或者 连接到对应于逻辑0的第二供电电压Uss上。
按照图4所示的示例性电路结构，多个异或电路X()相互串联级 联连接，其中第一个异或电路XO接入第一或第二金属层Ml, M2的 比特值a, b作为输入值。后面的异或门XO分别接入前一异或电路 XO的输出值，即其电路比特值o和后面的一个金属层M3， M4或Ms 的另一个比特值a作为输入值。最后一个异或电路XO的输出值用作 电路比特值o,同时还用作通过接口 I给出的识别比特ICH或1D2。
图5示出一个具有异或电路乂0*的电路结构，异或电路乂0*具有 多于2个的输入端，在所示实施例中它分别具有3个输入端。在第一 个异或电路乂0*上接入前三个金属层Ml, M2， M3的比特值a， b， c。在后面的异或电路乂0*上接入前一个异或电路乂0*的输出值作为 其电路比特值o，及其它金属层M4， M5的比特值b, c。这样连接的 最后一个异或电路乂0*的输出也是用于给出电路比特值o，它通过接 口 I作为识别比特ID1或ID2给出。
通过这种异或电路链的并联连接，提供了相应的识别比特1D1， ID2，用于给出一个识别比特序列，作为接口码ID。特别是这里也可 以是按照图4和5或其它实施方式的不同类型的异或电路XO， XO*
的组合。
这样，接口码id的产生借助于作为芯片id的接口码id的可编 程性在任意一个金属层Ml, M2,……上如此实现在每一个应考虑 的现有金属层M1， M2,......中进行对芯片id的每一比特进行所谓
金属编程，此外每个比特的所有这些金属编程通过一个逻辑电路进行 逻辑异或。
一个优选的电路在集成电路IC的每个已有的金属层Ml， M2，……中提供金属编程。
所有金属编程的值进行逻辑异或运算。此运算具有以下特性通 过改变任意一个编程，运算结果可由0变为1或由1变为0。在设计 新的金属掩膜图样时，如图1所示接口码形式的芯片ID因而可以通 过分别改变任一个"金属掩膜"而实现。
下面第一金属层M1的"金属编程"的逻辑值也称为链路起始值。
该特性可以实现在每一层上id的改变，这是基于异或运算函数， 这也可以由用于两个金属层Ml, M2的示例真值表看出
异或门真值表
输入 输入 输出
a b (>
0 0 (,
0 1 1
1 0 1 1 1 0
如果两个输入值，即第一和第二金属层Ml, M2的比特值a， b 被改变，则作为电路比特值o的输出值保持不变。否则电路比特值o 变化。真值表的前两行示出当第一个比特值a为零
功能。相反，如果第一个比特值a是l，第二个比特值的相反值作为 电路比特值o，这可以从真值表中第3和第4行看出，从而实现了反
相器功能。
在用逻辑值1进行金属编程之后，任意一个异或门的功能可转变 为一个反相器。因此可以在异或链的每一个位置上使起始值"翻转"。
同样通过一个金属编程从1到0的改变， 一个具有反相器功能的异或 门可转变为緩存功能。
芯片ID或接口码字的每一个比特可例如借助于图2中的电路通 过改变任一金属层Ml, M2……，M5中的各个金属编程来实现。由 于对于每个比特存在一个自身的链，足以表明，对于一个链的结论都 单独满足。比特的可变意味着每个比特可通过单个金属编程的变化而 由1到0或者由0到1改变。
异或电路链具有这种特性是因为通过将一个金属编程置为逻辑值 1， 一个异或电路或一个异或门的功能由緩冲器转变为反相器。所以链 中总共增加了一个反相器，输出值o由0变为1或由1变为0。在另 外的情况下，通过将一个金属编程设置为逻辑值0， 一个异或门由反 相器转变为緩冲器。在链中反相器的数目减小了 1，从而输出值由() 变为1或由1变为0。如果起始值通过金属编程改变，输出值相应地 改变。输出值与起始值相同还是相反，取决于其它的金属编程。
通过将一个金属编程置为1，可以改变输出值o;通过将一个金属 编程设置为0，同样可以改变输出值；并且通过改变起始值也可改变 输出值o。从而输出值o通过改变任一个金属编程而改变。
这种金属编程与一个或多个异或电路XOR, XORw的结合提供了 多个优点和应用可能。
在这种电路的应用中可以将一个芯片识别为任意的值。这可以通 过改变在任一个金属掩膜中芯片识别的金属编程而实现。这避免了生 产仅为了能改变芯片识别才需要的掩膜所增加的昂贵费用。
权利要求
1.一种集成电路结构(IC)，具有-一个具有有源构件(S)的结构层(W)，和-一个第一和一个第二金属可编程的金属层(M1，M2)，用于构件(S)的布线以及用于提供一个由至少一个识别比特(ID1)构成的识别指示，其中-第一金属层被构造为用于给出用于确定识别比特(ID1)的第一比特值(a)；以及-第二金属层(M2)被构造为用于给出借助于金属编程确定识别比特(ID1)的第二比特值(b)，其特征在于，一个异或电路(XOR)具有在其上施加第一和第二比特值(a，b)的输入端，以及一个用于输出一个用于确定或提供识别比特(ID1)的电路比特值(o)的输出端。
全文摘要
本发明涉及一种集成电路结构(IC)，它具有一个具有有源构件(S)的结构层(W)以及一个第一和一个第二金属可编程的金属层(M1，M2)，所述金属层用于构件(S)的布线和提供一个由至少一个识别比特(ID1)构成的识别指示，其中第一金属层被构造为用于给出用于确定识别比特(ID1)的第一比特值(a)，以及第二金属层(M2)被构造为用于给出借助金属编程确定识别比特(ID1)的第二比特值(b)。此电路结构的优点由此获得一个异或电路(XOR)具有其上施加第一和第二比特值(a，b)的输入端和一个用于给出用于确定或提供识别比特(ID1)的一个电路比特值(o)的输出端。
文档编号H01L23/522GK101110419SQ20061010559
公开日2008年1月23日 申请日期2006年7月19日 优先权日2006年7月19日
发明者马丁·温德特 申请人:迈克纳斯公司