专利名称：具有腔室的半导体封装方法
技术领域：
本发明与半导体的封装有关，特别是指一种半导体封装步骤的改良方法。
背景技术：
公知具有腔室的封装组件，例如微机电芯片封装或是CMOS芯片的 封装方法大多是先将芯片黏贴于一基板的芯片放置区上，于该芯片置放区
周围筑起一围墙状的屏障层(dam)，该屏障层下底面接合于该基板放置区 周边而将芯片围合于中间，然后电性连结芯片与基板，最后于该屏障层上 表面涂上黏胶，再将一封盖，如玻璃...等，贴合于屏障层上方将上述芯片 封装于一密闭空间内。
然而，该等公知具有腔室的微机电芯片封装工艺中，由于该黏胶为胶 状，物性不稳定，所以不易均匀涂布于该围墙状的屏障层上方，又于屏障 层涂上黏胶并盖上封盖后，偶有溢胶污染芯片的情事；再者，当该封盖黏 贴于该屏障层时，容易因为未凝固的黏胶而产生滑动的现象，并因此减低 其密封效果，凡此种种皆为其仍须改善之处。
如上所述，公知的具有腔室的半导体封装方法，确有其设计结构上的 缺陷，以待改进。
发明内容
本发明的目的在于提供一种具有腔室的半导体封装方法，其可以降低 溢胶所造成的芯片毁损。
为了实现上述目的，依据本发明所提供的具有腔室的半导体封装方 法，包含有下列步骤(a) —基板，该基板正面上形成一芯片置放区；(b) 于该正面上方形成一屏障(dam)层，该屏障层为一方型块体且该屏障层下 表面跨于该芯片置放区；(c)该屏障层上表面涂布一UV胶层；(d)将该UV胶层进行曝光显影，且去除该UV胶层中对应于该芯片置放区的区域；
(e)进一步将该屏障层中对应于该芯片置放区的区域去除，使该UV胶 层形成于该屏障层上方，并围合成一开放容室；(f)将一芯片设置于该开 放容室内的该芯片置放区上，并于基板及芯片间打上导线，由该导线使该 芯片及该基板做电性连结；(g) —遮盖层，设置于该UV胶层上，该遮盖 层系封住该开放容室，加热该UV胶层以固着该遮盖层于该屏障层上。
再进一步地说，本发明提供的具有腔室的半导体封装方法，包含有下 列步骤
(a) —基板，具有一正面，该正面上形成一芯片置放区；
(b) 于该正面上方形成一屏障(dam)层，且该屏障层下表面跨于该芯 片置放区；
(c) 该屏障层上表面涂布一UV胶层，并待其固化；
(d) 将该UV胶层进行曝光显影，且去除该UV胶层对应于该芯片 置放区的区域；
(e) 进一步将该屏障层对应于该芯片置放区的区域去除，使该UV 胶层形成于该屏障层上方，并围合成一开放容室；
(f) 将一芯片置放于该开放容室内的该芯片置放区上，并于基板及芯 片间打上导线；
(g) 该UV胶层上设置一遮盖层，该遮盖层封住该开放容室，加热 该UV胶层以固着该遮盖层于该屏障层上。
所述具有腔室的半导体封装方法，其中于步骤e中该屏障层对应于 该芯片置放区的区域是以研磨方式去除。
所述的具有腔室的半导体封装方法，其中该UV胶层为B-stage epoxy 。
由此，本发明通过上述步骤流程，可大幅降低半导体封装时所产生的 溢胶现象，亦可以节省制作过程中的成本。
图1为本发明一较佳实施例的动作流程图； 图2(A)为本发明一较佳实施步骤示意4图2(B)为本发明一较佳实施步骤示意图； 图2(C)为本发明一较佳实施步骤示意图； 图2(D)为本发明一较佳实施步骤示意图； 图2(E)为本发明一较佳实施步骤示意图； 图2(F)为本发明一较佳实施步骤示意图；以及
图2(G)为本发明一较佳实施步骤示意图。
附图中主要组件符号说明 基板11
正面12 芯片置放区13 屏障层14 下表面15 UV胶层16 上表面17 开放容室18 芯片19 导线21 遮盖层2具体实施例方式
为了详细说明本发明的步骤流程特点所在，举以下的一较佳实施例并 配合
如后，其中
图1为本发明一较佳实施例的动作流程图2(A)为本发明一较佳实施步骤示意图，其显示了基板上芯片置放区 设置的态样；
图2(B)为本发明一较佳实施步骤示意图，其显示了基板与屏障层堆栈 时的态样；
图2(C)为本发明一较佳实施步骤示意图，其显示了于屏障层上方涂布 UV胶层的态样；
图2(D)为本发明一较佳实施步骤示意图，其显示了去除UV胶层对应
5于该芯片置放区的区域的态样；
图2(E)为本发明一较佳实施步骤示意图，其显示了去除屏障层中对应 于该芯片置放区的区域的态样；
图2(F)为本发明一较佳实施步骤示意图，其显示了将一芯片置放于该 芯片置放区的态样；以及
图2(G)为本发明一较佳实施步骤示意图，其显示了将遮盖层贴合于该 UV胶层上的态样。
请参阅图1以及图2(A)至图2(G),为本发明一较佳实施例所提供的一 种堆栈式半导体封装制法，其中包含下列各步骤
步骤(a): —基板ll，具有一正面12，于该正面12上设置一芯片置 放区13;
步骤(b):于该基板11的该正面12上方形成一屏障(dam)层14，该 屏障层14为一方型块体且该屏障层14是跨于该芯片置放区13，使该芯片 置放区13完全被屏障层14的下表面15所覆盖；
步骤(c):于该屏障层14的上表面17涂布一适当厚度的UV胶层16， 并使该UV胶层16布满于该上表面17，并待其固化；
步骤(d):去除该UV胶层16对应于该芯片置放区13的区域；先将
UV胶层16欲保留的部分盖上屏蔽，接着利用曝光显影的方式蚀刻该UV 胶层16上未盖上屏蔽的部份，俟去除该UV胶层16中对应于该芯片置放 区13的区域后，再将该屏蔽拿起；
步骤(e):由于该UV胶层16对应于该芯片置放区13的区域已被去 除，因此显露出位于该UV胶层16下方的该屏障层14，接着再将该屏障 层14中对应于该芯片置放区13的区域去除，去除的方式可以用研磨、蚀 刻或钻孔等方式完成，又因该UV胶层16所去除的部分与该屏障层14所 去除的部分皆对应于该芯片置放区13的区域，所以该UV胶层16与屏障 层14可围合成一开放容室18，而该开放容室18的底部为该芯片置放区
13;
步骤(f):将一芯片19置放于该开放容室18内的该芯片置放区13 上，并于基板11及芯片19间打上导线21，使该芯片19与该基板11间产 生电性连结；步骤(g):于该开放容室18上方设置一遮盖层22，其中，该开放容
室18内设有一芯片19，该遮盖层22可将该芯片19封于该开放容室18 内，该开放容室18由于该UV胶层16及该屏障层14围合而成，且该UV 胶层16位于该屏障层14上方；因此该遮盖层22可与该UV胶层16贴合， 俟盖上遮盖层22后再加热该UV胶层16，使该UV胶层16软化以黏着于 该遮盖层22上，即完成一具有腔室的半导体封装。
其中，该UV胶层16可为B-stage epoxy接合胶，且该遮盖层22可为 一玻璃层。
由上可知，本发明于制造过程中将UV黏着胶层16先预置黏固于屏 障层14上，其所可达成的功效在于可大幅降低半导体封装时所产生的 溢胶现象，且简化封装的步骤流程，使封装的过程更为顺畅，另外本发明 的封装流程并不需要加入额外的技术，因此在制作上并不会有增加成本的 顾虑，且可更为简便的完成封装的作业。
权利要求
1、一种具有腔室的半导体封装方法，包含有下列步骤(a)一基板，具有一正面，该正面上形成一芯片置放区；(b)于该正面上方形成一屏障(dam)层，且该屏障层下表面跨于该芯片置放区；(c)该屏障层上表面涂布一UV胶层，并待其固化；(d)将该UV胶层进行曝光显影，且去除该UV胶层对应于该芯片置放区的区域；(e)进一步将该屏障层对应于该芯片置放区的区域去除，使该UV胶层形成于该屏障层上方，并围合成一开放容室；(f)将一芯片置放于该开放容室内的该芯片置放区上，并于基板及芯片间打上导线；(g)该UV胶层上设置一遮盖层，该遮盖层封住该开放容室，加热该UV胶层以固着该遮盖层于该屏障层上。
2、 依据权利要求1所述具有腔室的半导体封装方法，其中于步骤e 中该屏障层对应于该芯片置放区的区域是以研磨方式去除。
3、 依据权利要求1所述的具有腔室的半导体封装方法，其中该UV 胶层为B-stage epoxy。
全文摘要
一种具有腔室的半导体封装方法，包含有下列步骤a.一基板，该基板正面形成一芯片置放区；b.于该正面上方形成一屏障层；c.该屏障层上表面涂布一UV胶层；d.去除该UV胶层中对应于该芯片置放区的区域；e.进一步将该屏障层中对应于该芯片置放区的区域去除；f.将一芯片设置于该开放容室内的该芯片置放区上，并打上导线以电性连结该芯片及该基板；g.一遮盖层，设置于该UV胶层上，加热该UV胶层以固着该遮盖层于该屏障层上。由本发明的设计，可大幅降低半导体封装时所产生的溢胶现象，且以现有技术即可实施，不需增加添购设备的成本。
文档编号H01L21/02GK101546712SQ200810088589
公开日2009年9月30日 申请日期2008年3月28日 优先权日2008年3月28日
发明者叶崇茂 申请人:菱生精密工业股份有限公司