载体衬底和集成电路的制作方法

专利名称：载体衬底和集成电路的制作方法
技术领域：
本发明一般地涉及一种制造的产品，尤其是一种具有通孔的集 成电3各以及制造该集成电路的方法。
背景技术：
集成电路包括通过内部电气布线连接至彼此以及下一个结构 层次的电子器件。硅载体衬底常被用于高引线数、高布线密度、以 及高信号速度。硅衬底给出了应用高密度薄膜金属化和具有传统工 具的绝缘材料的可能性。此外，硅表面的高平坦度使细线多级再分
酉己(thin line multi level redistribution )可4亍。it匕夕卜，石圭4十底的4尤良 匹配允许高密度细距连接。然而，将硅用作载体衬底的问题在于通 孔的制造，尤其是其钝化和其填充。

发明内容
本发明的实施例主要提供了制造具有通孔的产品和制造该产 品的方法。
在一个实施例中，载体4于底包4舌通4妄触4牛(through contact )， 将载体衬底的顶面上的第 一接触区连^妄至载体村底的底面上的第 二接触区；以及衬底材料，至少部分地形成在通接触件的周围。


为了能够详细地理解本发明的上述特征，可以通过参照实施例 对上面概括总结的本发明进行更具体地描述，其中，在附图i兌明中 示出了一些实施例。然而，应当注意，附图l又示出了本发明的典型 实施例，因此不应认为是对本发明范围的限制，本发明可允许其他 等效的实施例。
图1A至图1H示出根据本发明实施例的集成电路的示意图2A至图2D示出根据本发明实施例的结合了电路板的集成 电^各的示意图3A至图3H示出根据本发明实施例的在制造期间的多个阶 段中的集成电^各的示意图4A至图4F示出根据本发明实施例的在制造期间的多个阶段 中的集成电路的示意图5A至图5G示出根据本发明实施例的在制造期间的多个阶 段中的集成电路的示意图6A至图6D示出根据本发明实施例的在制造期间的多个阶 段中的集成电路的示意图7A和图7B示出才艮据本发明实施例的集成电3各和结合了电 路板的集成电路的示意图8A和图8B示出根据本发明实施例的在制造期间的阶段中 的集成电路的示意图9A至图9C示出才艮据本发明实施例的在制造期间的多个阶 段中的集成电路的示意图；以及
图IOA至图10D示出根据本发明实施例的在制造期间的多个 阶段中的集成电路的示意图。
具体实施例方式
对于本发明的一个实施例，提供了一种载体衬底，该载体衬底 包括通接触件，将载体衬底的顶面上的第一接触区连接至载体衬 底的底面上的第二接触区；以及衬底材料层，i殳置在通4妄触件的周 围。
对于本发明的又一实施例，提供了一种集成电^各，该集成电^各 包括载体衬底，该载体衬底包括将该载体4于底的顶面上的第一接 触区连接至该载体衬底的底面上的第二接触区的通接触件以及设 置在通接触件的周围的衬底材料；电路芯片，包括又一接触区；以 及连接件，将电路芯片的又一接触区连接至载体衬底的第一接触 区。
对于本发明的又一 实施例，提供了 一种制造载体衬底的方法， 该方法包括i殳置通4妻触件；以及一旦"^:置了通4妄触件就在该通4妄 触件的周围径向地i殳置衬底材冲牛。
本发明的特征将从以下结合附图所进行的描述中变得清晰。然 而，应当注意到，附图^f又示出本发明的典型实施例，因此，不浮皮i人 为是限制本发明范围。本发明可以许可等效的实施例。在所有附图 中，相同的参考号识别相同的或相似的元件。
图1A示出根据本发明实施例的集成电路。集成电路100包括 载体衬底IIO、电路芯片130、及封装150。载体村底110包括通接 触件120,其将载体衬底110的顶面上的第一4妄触区1201连4妄至载 体衬底110的底面上的第二接触区1202。在载体衬底110的顶面上 配置4妄触层123和焊4妄掩一莫140。 ^接触层123通过焊^接连4妄件124 连才妄至电^各芯片130。在载体衬底110的底面上配置4妾触焊盘 (contactpad) 121,又在4妾触焊盘上配置焊3求122。
根据本发明的实施例可以形成包括通接触件120的载体衬底 110。已经在通接触件120的周围设置了衬底材料1101。衬底材料 1101的合适的材料和其组合物包括树脂、金属、半导体、聚合体、 陶资、以及粒状材冲牛。
在衬底材料1101包含粒状材料的情况下，粒状材料可以悬浮 在树脂中或聚合体中，其在设置在通接触件120的周围之后硬化。 然而，还可以烧结粒状材并+，以形成坚固且稳定的衬底材料1101。 在这种情况下，可以》文弃使用附加的诸如树脂的载体材料。粒状材 料可以包括球体、微球体、纳球体、圆柱体、柱形物、立方体、或 颗粒，其可以包括半导体材料、电介质材料、金属、绝缘体等。
此外，衬底材料1101可以拥有以下的热性质和结构性质允 i午和通4妾触件120的材并+—起来降^f氐或消除内部枳4戒应力，以避免 载体衬底110的翘曲。此外，可以选择衬底材料1101的组成材料的 热性质(诸如热膨胀系数)，以同样顾及到载体村底110的热稳定 性。此外，热膨胀系数(CTE)的合适匹配可以顾及到高密度倒装 焊芯片的互连。
电路芯片130可以包括集成器件、半导体衬底、半导体芯片、 集成电路芯片、存储芯片、中央处理单元芯片、处理器芯片、；f鼓芯 片、逻辑集成电路、信号处理芯片、模拟和/或数字电路芯片。封装150可以包括封装才莫具材料(诸如树脂或聚合体)，并且包围和/或 密封电路芯片130,以使电路芯片130免于机械的、电的、化学的、 和/或其他周围环境的影响。
图1B示出根据本发明实施例的集成电路的示意图。集成电路 200包括载体衬底210，载体衬底包括功能元件(诸如第一功能元 件161和第二功能元件162 )。功能元件可以包括有源部件或无源部 件，例如，电容器、感应器、电阻器、二极管、保险丝、滤波器、 和/或晶体管。更多的实例包括发光二极管、半导体激光器、光敏元 件、发光体、导体、电介质、绝缘体、用于免于静电放电事件(ESD-保护)的装置、和/或集成电路。
因此，可以将功能元件(诸如第一功能元件161)配置在载体 邱十底210中，例3口，在顶面上。第一功能元4牛161可以通过4妻触层 123的相应的信号线223与通接触件120和/或电路芯片130接触。 此外，可以将功能元件(诸如第二功能元件162)配置在载体衬底 210的底面上。在这种情况下，例如，第二功能元件162可以通过 接触焊盘120连接至电路村底130、连接至通接触件120、或连接 至焊J求122。对于这种情况，可以延伸4妾触焊盘120以连4妻至功能 元件(诸如第二功能元件162)。然而，还可以将功能元件配置在载 体4十底的内部，乂人而完全^皮载体衬底所密封。
图1C示出根据本发明实施例的集成电路。集成电路300包括 载体衬底310，可以根据本发明实施例来形成载体衬底。载体衬底 310包括通接触件321和/或通接触件321的组320。通接触件321 的纟且320可以^是供^妄触层123的几个点的连4妾、可以纟是供增加的导 电率、可以l是供增加的电流的传导、可以纟是供降^[氐的电阻、和/或可 以才是供用于高频信号或波导的给定的和明确定义的阻抗。通接触件 321包括载体衬底310的顶面上的第一接触区域3211，其经由接触 层123连接至电路芯片130。
根据本实施例，通接触件321从载体衬底310的底面延伸出， 并且包括第二接触区3212,第二接触区位于通接触件321的延伸端 的区域中。焊球322被配置在载体衬底310的底面上，并且该焊球 连接至通接触件321。可以在第二接触区3212的区域中将焊J求322 的材料焊接至通接触件321。通接触件321还可以提供与焊球322 的材并+邻4妾的表面，该表面可以;故焊J求322的材#牛所弄湿(wet )。 此夕卜，通接触件321的涂层可以在第二才妾触区3212的至少一部分 区域中提供这种变湿。同样，为了顾及到良好且稳定的电连接件， 通接触件321可以包括焊球322的材料。第二类焊球323可以提供 到通接触件321的组320的连接。为了此目的，焊球323在尺寸和 /或覆盖区(footprint)上比焊球322更大。
图1D示出根据本发明实施例的集成电路。集成电路400包括 载体衬底410，可以通过本发明实施例来形成载体村底。载体衬底 410包括通4妄触件421和/或通4妄触件421的组420。才艮据该实施例， 集成电路400可以通过将通接触件421的延伸的下端焊接至各自的 接触焊盘来连接至其他电路(诸如印刷电路板)。
此外，可以将通接触件421的延伸端机械地连接至其他电路。 机械接触的实例可以包括将通接触件421的延伸端插入到各自的孔 眼和/或孔中。通接触件421的延伸端可以是针脚栅格阵列(PGA) 的一部分。通接触件421的延伸部的延伸可以在20 nm至50 的 范围内。除此之外，可以将通接触件421的延伸端熔焊、焊接、和 /或粘合至外部电路。可应用的焊接技术可以包括波峰焊接、红外钎 焊、回流焊接。可应用的熔焊技术可以包括激光焊接和/或超声波焊 接。
图1E示出根据本发明实施例的集成电路。集成电路500包括 载体衬底510，在载体衬底中配置了通接触件520。可以将多个通 4妄触件安排为组523,组523包括围绕的多个通4妄触件521和至少
一个中心通接触件522。可以将围绕的多个通接触件521连接至公 共电位，例如，参考电位和/或地电位。中心的通4妄触件522可以传 导高频信号和/或某一频率的电石兹波，其可以确定围绕的多个通4妄触 件521的半径和/或距离、通4妄触件521、 522的直径、和/或载体4十 底510的才莫具材料的电介质性质。然后，可以按照这种同轴配置将 各个接触区5221连接至另外的电路。
图1F示出根据本发明实施例的集成电路。根据该实施例，集 成电^各600包括多于一个的电路芯片，例如，第一电路芯片631和 第二电路芯片632。可以用包括封装模具材料650的单个集成电路 封装来密封第一电路芯片631和第二电路芯片632。载体衬底610 可以包4舌通4妄触件620和/或通接触件620的组621。配置在载体衬 底610的顶面上的接触层623可以提供从电路芯片631、 632到各 个通4妻触件620的连4妄。此外，4秦触层622可以包括信号线，信号 线将第一电路芯片631的多个部分连4妄至第二电if各芯片632的多个 部分。
图1G示出根据本发明实施例的集成电路。集成电路700包括 载体坤十底710,通过本发明实施例来形成载体^)"底。因此，载体衬 底710包括通接触件720，通接触件可以包括球、球体、截平的或 平坦的球体、和/或其他导电元件。这些元件可以包括金属球体、焊 球、半导体球体、樣i球体、立柱、柱状物、立方体、颗粒等。将衬 底材料1101设置在通接触件720的周围，从而将通接触件720嵌 入到衬底材料1101中。
根据该实施例，将焊球722配置在载体衬底710的底面上。焊 球722的材料可以包括焊料金属，该焊料金属在第一温度处熔化， 同时，通接触件720可以包括导电材料(诸如金属)，该导电材料 在第二温度处熔化，其中，第二温度比第一温度高。以这种方式， 可以将焊球722液化以形成焊接连接，而在这个工艺期间，球720
可以仍保持固态。这可以抑制通接触件720的液化，因此可以防止 通接触件720的材料从载体衬底710的各个凹槽中排出。例如，可 以由通接触件720的熔化了的材料的表面张力引起这种排出。
图1H示出根据本发明实施例的集成电路。集成电路800包括 载体衬底810，通过本发明实施例来形成该载体衬底。载体衬底810 包4舌通4妄触件820,通4妄触件可以包4舌单面截平的或平坦的^求体。 可以将这种平面配置为朝向载体^H"底810的顶面，用于经由4妄触层 840 '洽当；也互联到电路芯片130。
例如被设置为单面截平的球体的通接触件820可以从载体衬底 810的底面延伸出。以这种方式，通接触件820可以建立与又一电 路元件(诸如印刷电路板(PCB)的接触焊盘)的机械接触。通接 触件820可以包括焊接材料，可以将其焊接到外部电路的各个接触 焊盘，例如，焊接到印刷电路板的接触焊盘。通接触件820延伸通 过的位于载体衬底810的底面处的载体^]"底810的开口可以_没置恰 当的孔(这就尺寸和形状而"i仑)来防止液化时(例如，在焊^接工艺 期间)通接触件820的材料从载体衬底810的各个洞中排出。
图2A示出才艮据本发明实施例的集成电3各和电鴻^反的配置。因 此，将集成电^各900 (例如，已经结合本发明实施例描述的集成电 路)焊接到电路板904。集成电路900包括集成电路卯0的底面上 的接触焊盘901。电路板卯4包括印刷电3各板904的顶面上的各个 <接触焊盘903， *接触焊盘面向集成电3各900的底面。4妄触焊盘卯1、 903的配置和尺寸可以使得集成电路900的接触焊盘901至少部分 地与印刷电路板904的接触焊盘卯3重叠。
4矣触焊盘卯l通过焊4妄连4妄件902连4妄至相应的4妄触焊盘卯3。 可以通过熔化的和焊4妄的焊3求来形成焊4妾连接件卯2，在焊4妄工艺 之前，已经将焊球放置在接触焊盘902上或接触焊盘903上。此外，可以通过焊膏来形成焊接连接件902，该焊膏在焊接工艺之前已经 设置在集成电路900的底面上或在印刷电路板904的顶面上。
图2B示出根据本发明实施例的包括集成电路和印刷电路板的 配置的示意图。集成电路1000 (例如，作为结合本发明实施例描述 的多种集成电路之一)包括从集成电路1000的底面延伸出的通接 触件1001。延伸的通4妄触件1001通过焊接连4妄件1002连^妄至电^各 板1004的接触焊盘1003。焊4妄连4妄件1002可以连4妄单个的通接触 件(诸如通接触件1001)，或通接触件1001的组1005。在这种情 况下，各个焊接连接件1006可以包括更多的焊接材料，并且可以 将通接触件的组1005的多个通接触件1001的全部或一部分连接至 电^各板1004的一个或多个4妄触焊盘1003。
图2C示出根据本发明实施例的包括集成电路和印刷电路板的 配置的示意图。集成电3各1100包括通接触件的组1005,其纟皮配置 为在中心的通4妄触4牛1106的周围围绕的多个通4妄触4牛1107。印刷 电路板1104可以包括各个4妄触焊盘1109，各个接触焊盘连4妄至通 4妄触件的组1105的各个通接触件。这个4妻触焊盘1109可以是圓形 的，因为可以将中心的通4妄触件1106连4妄至信号线，而可以将组 1105的围绕的多个通接触件1107连接至公共电位(例如，参考电 位或地电位)。这种同轴配置顾及了载体4于底中的通4妾触件的明确 定义的(well-defined)阻抗，并且可以^是供改进的高频4言号和/或电 磁波的传输特性。
图2D示出^4居本发明实施例的具有集成电^各和电路板的配 置。因此，集成电路1200包括通接触件1201，通接触件可以包括 j求体和/或截平的球体。通4妄触件1201还可以包括焊接材料。才艮据 该实施例，可以将通4妄触件1201直4妄地焊4妄至电蹈4反1203的4妄触 焊盘1202，因此，可以通过载体衬底和焊4妄^接触件将通"l妄触件同时 地提供给外部电路或印刷电路板。
图3A至图3H示出根据本发明实施例的在制造期间的多个阶 段中的集成电路的示意图。如图3A所示，设置了第一接触层30。 第一接触层30可以包括导体材料(诸如铜、铝、金、铁、铬、钴、 锰、FeCrCo、 FeMn等)。可以通过框架上的金属片、熔敷金属膜或 层、或带子来设置接触层30。接触层30的厚度可以在5 pm至150 jim的范围内。此夕卜，可以将第一才妾触层30配置在处理载体(process carrier)上，在处理期间处理载体可以提供才几才戒稳、定性和加工简易 性。
如图3B所示，可以将通4妄触件31 i殳置在第一4妄触层30上。 可以将通4妄触件31配置为基本垂直于"l妄触层30。可以;波此平4亍地 配置单个通接触件31，例如，设置为低于一度、低于半度、或低于 0.1度的中间角度。可以爿夸该中间角度定义为由两个邻近的通4妄触 件31所包围的中间角度。这个中间角度可以是关于通接触件31的 平行的优值。以这种方式，可以向通4妄触件31 4是供高密度和高针 脚数。
通4妄触件31可以包括4妾合线(bond wire )、立柱4定(stud bond )、 半导体柱状物、金属柱状物等。在包括结合线的通接触件31的情 况下，可以在相应的位置处将结合线联结至第一4妄触层30,可以将 结合线垂直地向上通向第一4妄触层30、并且可以在明确定义的长度 处切割结合线。这些导线的直径可以在15 prn至150 |am的范围内。 所有通接触件31的长度可以使得保持通接触件31的最小长度。通 接触件31的中间长度可以在75 至650 pm的范围内。此外，可 以通过沉积纟支术来生长通4姿触件31。在这种情况下，可以^)夺沉积晶 种(deposition seed)放置在接触层30上或任何基板上，这些晶种 的位置决定了所生长的通4^触件31的位置。
如图3C所示，可以将^3"底材并牛32 i殳置在第一4妄触层30上和 通4妄触件31的周围， -使得通4妄触件31由衬底材^牛32包围至少至
最小长度。此外，在制造期间的这个阶段中，衬底材料32可以整 个地覆盖通接触件31。衬底材料32可以包括树脂、聚合体、聚酰 亚胺、环氧树脂、模具化合物、陶资、半导体、金属、绝缘体、电 介质、和/或其组合物。例如，衬底材冲+32可以包括悬浮在树脂中 的粒状石圭或石圭5求体。作为又一实例，具有石圭颗粒或5求体的聚合体和 /或树脂，其中，硅含量按重量计算高于50%,按重量计算高于75 %、或4要重量计算高于90%。粒状材并牛的颗粒单位的中径可以与多 个邻近的通4妄触件31之间的间距和/或3巨离匹配。
在以液态纟是供衬底材并+32的情况下，可以在通4妄触件31的周 围浇铸该液态衬底材料32,并且随后该液态衬底材料可以凝固。液 态可以包括部分地液态，其中，例如，可以将固态粒状材料悬浮于 液态树脂中。凝固可以通过树脂的聚合来实J见，其可以通过热处理 来坚固。凝固还可以通过将熔化的液态4于底材并牛32冷却到熔化温 度以下来实现。通常，衬底材料32的粘性状态可以具有将衬底材 料32浇铸在通接触件31的周围的可能性的特征。粘性状态可以包 :括液态、气态、颗^i态、和/或汽相态。
然而，还可以以固体、气态、或蒸汽态将衬底材坤牛32 i殳置在 第一4妄触层30上和通接触件31的周围。在这种情况下，实例包括 通用的沉积才支术，例如，物理汽相沉积(PVD)、化学汽相沉积 (CVD)、以及热沉积，后者涉及在第一接触层30上以及通接触件 31的周围的冷凝气态或蒸汽材料。
如图3D所示，将衬底材料32 ,人顶面变平直至暴露通接触件 31。变平也可以涉及通4妄触件31的变平，以提供具有明确定义的 高度及可靠的暴露的载体衬底39和/或所有通4妄触件31的功能性。 变平可以通过(例如)磨光、研磨、或化学机械研磨(CMP)来实 现。
如图3E所示，将第二接触层34设置在载体衬底10的顶面上。 可以首先将接触层34 ^L置为连续层，然后随后^皮图样化或构造， 从而将信号线和/或接触焊盘设置在载体衬底10的顶面上，这些信 号线和^接触焊盘连4妄至相应的通4妄触件31。用于第二"t妾触层34的 合适的材料包括铜、镍、金、和/或其组合物。
载体衬底10的顶面可以设置得足够平坦，以顾及到信号的高 密度再分酉己，其中，线宽可以4氐于50 iamj氐于15 (im、或4氐于10 jam。 这种窄的线宽度可以为交流信号(例如，高于500 MHz或高于1 GHz)提供改进的信号传输。对于多级再分配，可以设置多于一个 的接触层34和中间的绝缘层。可以设置用于多级再分配的多于一
个的4妄触层和/或绝纟彖层以及单独的4l:触层34。
如图3F所示，可以将焊4妻掩才莫35 i殳置在载体^3"底32上和第 二接触层34上。焊接掩模35可以包括开口 ，以暴露接触层34的 多个部分。此外，焊接掩模35可以提供比接触层34更大的厚度， 以才是供4妄触层34的多个部分的绝多彖。以这种方式，4妻触层34可以 充当再分配层和/或可以包括信号线，该信号线用于将信号从载体衬 底32的平面的一个位置重新路由至另一个位置。
如图3G所示，对载体衬底32的底面上的第一接触层30加工 图案，以i殳置4妻触焊盘36。可以将一个4妾触焊盘36连4妻至单独的 通4妄触件31、多于一个的通4妄触件31、或一组通4妄触件31。
如图3H所示，示出了准备好的集成电路，将电路芯片372配 置在载体衬底39上，并且将电^各芯片连接至载体衬底39的通接触 件31。连4妻可以通过4娄触层34和焊*接连4妄件371来实现。可以通 过焊3求来形成焊^接连4妻件371，在焊接工艺之前已经将该焊5求配置 在了第二^^妄触层34上或电i 各芯片372上。可以将焊*接连《1娄件371 配置在焊4^务才莫35的相应的开口中。此外，可以将一个或多个电
路芯片372配置在载体衬底39上，以设置多芯片封装(MCP)集 成电路、多芯片模块(MCM)、系统级封装(SiP)、或具有芯片堆 叠的集成电路。以这种方式，载体衬底可以提供存储芯片和处理器 芯片(诸如RAM/DRAM核与处理器核)的连4妄。
可以用封装373来包围电路芯片371和/或焊接掩模35和/或集 成电路的其他元件，以提供封装的和密封的集成电路。此外，可以 将焊球38配置在载体衬底39的底面上的接触焊盘36上，以提供 用于将准备好的集成电路电连接至外部电路(诸如计算机系统、电 路系统、存储模块、和/或印刷电路板)的装置。这些焊球38可以 是5求4册阵列(BGA)的一部分。
可以将载体衬底39的组成材料的热性质(诸如热膨胀系数 (CTE))与电路芯片371的热性质相匹配。以这种方式，可以提供 载体衬底39与电路芯片371的可靠和持久的互连，其又可以提供 集成电路的改进的可靠性。
根据本发明的实施例，可以将多于一个的电路芯片连接至载体 衬底。这是为了形成包括多于一个电路芯片的集成电路或同时形成 多于一个的集成电路。在后一情况下，将多个电路芯片或其多个组 连4妄至一个载体^H"底，稍后可以将其分开(singularize )以提供多个 集成电if各。
图4A至图4F示出根据本发明实施例的在制造期间的多个阶段 中的集成电路的示意图。如图4A和4B所示，^是供了第一4妄触层 40，并且在第一^妄触层40上才是供了通4妄触件41。第一接触层40和 通4妄触件41分别与结合图3A和图3B已经描述的第一"l妄触层30 和通4妄触4牛31类々乂或相同。
如图4C所示，将村底材津+ 42 i殳置在第一接触层40上和通接 触件41的周围，使得通接触件41由衬底材料42所包围。根据该 实施例，将衬底材料42 i殳置为〗吏得通接触件41也易于接近或甚至 从衬底材料42延伸出。因此，通接触件41的易于接近的区域和/ 或其延伸端可以用作进一步连接的接触区。此外，可以放弃使用变 平工艺，这会有助于简化整个制造工艺。衬底材料42可以与已经 结合图3C描述的衬底材料32类似或相同。
如图4D所示，衬底48已经被颠倒翻转，并如所指的从图4D 向上示出。因此，在其上配置有第一接触层40的载体衬底48的面 被称为载体衬底48的顶面。此夕卜，对接触层40加工图案，以在载 体衬底48的顶面上设置接触焊盘48和/或信号线43。信号线43可 以在载体衬底48的顶面上提供信号的再分布。
如图4E所示，将焊接掩膜44配置在载体衬底48的顶面上， 以提供焊接掩膜和/或信号线43的至少部分的绝缘。可从载体衬底 48的底面接近通接触件41,或通接触件从载体衬底48的底面延伸 出。
如图4F所示，电^各芯片47通过焊接连4妄件46连接至接触焊 盘48和/或信号线43。此外，将焊球45配置在载体衬底48的底面 上，以将焊球焊4妻到通4妄触件41的延伸端。可以将一个焊球配置 在一个通4妄触4牛41的周围，以及可以将一个焊J求配置在多于一个 的通4妄触件41的周围或一组通4妻触件41的周围。焊^求45的材泮牛 可以将接触区的区域中的通接触件41弄湿，因此可以将焊球的材 料直4妄焊^接至通4妾触件4。可以将空隙涂层或沾湿材料(wetting material)配置在通接触件41和焊球41的焊料之间，以促进或顾及 到焊接连接。电^各芯片47和/或焊接掩膜44和/或集成电路的其他 元件至少部分地净皮封装49所包围，以^是供封装的和密封的集成电 路。
图5A至图5G示出4艮据本发明实施例的在制造期间的多个阶 段中的集成电路。如图5A所示，设置了基层50。基层50可以包 括粘性材料和/或弹性材料，例如，橡胶、聚合体、硅树脂、和/或 粘合剂。此外，基层50可以包括iE皮璃衬底上的月交带。
如图5B所示，将通接触件51设置在基层50上。通接触件51 可以包括包含导体材料的任何合适的单元(unit)，这种单元包括J求 体、球、圆柱、柱状物、立方体、颗粒、和/或其他几何结构。导体 材料包括金属、金、铜、铝、焊料、锡、银、铅、铋、半导体、掺 杂的半导体、和/或非晶态半导体。其他实例包括焊球、金属微球 (metal microspheres )、石圭孩U求、金属立杆、金属4主习犬物、半导体立 杆。
如图5C所示，将衬底材并牛52 i殳置在基层50上和通4妻触件51 的周围，使得通接触件51被衬底材料52所包围。将衬底材料52 设置为使得仍易于接近通接触件51或者甚至通接触件从衬底材料 延伸出，或者通接触件51完全被衬底材料52所覆盖。衬底材料52 可以与结合图3C已经描述的衬底材料32类似或相同。
如图5D所示，将衬底材料52,人顶面变平，从而暴露通接触件 51。这可以包括截断通接触件51，以在载体4t底53的顶面上纟是供 接触区。然而，类似于已经结合图4C所描述的配置，如果将衬底 材料52设置在基层50上和通接触件51的周围，使得仍易于接近 通接触件51或者甚至通接触件从衬底材料52延伸出，则可以;故弃 再4吏用变平。以这种方式，载体4十底53有可能直4妄连4妄至又一电 路。
如图5E所示，颠倒i也反转载体碎十底53， 4吏4寻变平的面成为底 面。将在其中暴露通接触件51或易于接近通"l妄触件的平面接触区 配置在载体衬底53的底面上。在载体衬底53的顶面上，通接触件
51可以从顶面延伸出，也可以将通接触件变平和/或研磨，以提供
平面。可以在准备接触层54和/或焊接掩膜55之前将基层50从载 体村底53除去。
如图5F所示，将4妄触层54和焊接掩膜55设置在载体衬底53 的顶面上。4妄触层54可以i殳置"l妄触、4妄触焊盘、信号线和/或电连 *接至通4妄触件51的重新选4奪;咯由。
如图5G所示，将电路芯片58配置在载体衬底53上，并且电 3各芯片通过焊接连4妻件57连接至接触层54以及连接至通接触件 51,其中，焊4妄连接件可以至少部分地配置在焊4妻掩膜55的开口 中。已经通过焊接焊球来形成焊接连接件57,该焊球已经配置在载 体衬底53的顶面上或电^各芯片58的底面上。
此外，可以将电路芯片58密封到封装59中。将焊球56配置 在载体衬底53的底面上的接触区上，由载体衬底53的通接触件51 的暴露的截面形成该4妾触区。焊J求56可以包括与通4妄触件51的材 料相同的材料，或可以包括焊料金属，其在通接触件51还保持固 态的温度处^皮熔^f匕和/或液〗匕。以这种方式，可以才是供形成至集成电 路的可靠的通4妄触件和电连4妄件，因为通接触件51将保持固态而 防止通接触件51的材料的排出。
除此之外，焊王求56可以包括同时加热和/或液化的通4妄触件51 的材料。在这种情况下，具有相应4妄触焊盘的各个的电路板附近的 集成电路的排列可以防止通接触件51的材料的排出。此外，在通 接触件51的暴露的截面的区域中的载体衬底53的底面处的孔可以 〃使得抑制通接触件51的液态材料的排出，这通过这种孔的形状和/ 或尺寸来实3见。 图6A至图6D示出根据本发明实施例的在制造期间的多个阶 段中的集成电路。如图6A中所示，设置了焊接框架60。焊接框架 60可以包括浮雕(embossed )结构，例如，为了提供垂直的通接触 件61可以向上折叠的柱61。此外，焊4妄框架60可以包括浮雕结构， 以才是供多个垂直的通4妄触件61的组62。
如图6B中所示，分开焊接框架60的单个部件，以设置连接至 通4妻触件61的单个4妄触焊盘63。这可以在诸如处理载体的基板上 实玉见。此外，可以通过切割或湿法蚀刻工艺来实J见单个冲妄触焊盘63 的分离。可以在制造的这个阶段期间、或在准备衬底材料64之后、 或在已经将接触层684和/或焊4妾掩膜67 i殳置在载体衬底69的顶面 上之后实5见该分离。
如图6C所示，将衬底材料64 i殳置在包括通接触件61的单个 单元周围，4吏得通4妄触件61净皮^t底材^l" 64所包围。将衬底材并牛64 设置为仍易于接近通接触件61或甚至通接触件从衬底材料62延伸 出，或通接触件61可以完全由衬底材料64所覆盖。衬底材料64 可以与结合图3C已经描述的衬底材津牛32相似或相同。在衬底材剩-64完全覆盖通接触件61的情况下，可以从顶面使衬底材料64和/ 或通4^触件变平，以暴露通"t妄触件61。
如图6D所示，将电路芯片682配置在载体衬底69上，并且电 路芯片通过焊接连接件684连接至接触层60以及连接至通接触件 61。可以将焊接掩膜67配置在电路芯片682、接触层684、和载体 衬底69之间。还可以将电路芯片682密封于封装683中。将焊球 65配置在载体衬底69的底面上的接触区63上，该接触区63由焊 接框架60的多个单个单元的一部分所形成。
图7A和图7B示出根据本发明实施例的集成电路。如图7A所 示，集成电路70包括从集成电路70的底面延伸出的通接触件71。
集成电路70和/或通接触件71可以通过本发明的实施例来形成。才艮 据该实施例，由涂层(coating) 72覆盖通4妄触件71的延伸端。涂 层72可以包括弹性材料，例如，弹性黄铜、镍、钴、4巴、树脂、 尿素、氯化锌、焊料金属等。
因此，通接触件71的延伸端的机械性质可以使得集成电路70 按照原状被处理和/或连接至外部电路。机械性质可以使得延伸端更 不易于初a械偏转，因此，如图7B所示，可以将集成电^各70直4妄焊 接至电路板75。电路板75包括通接触件71对应位置处的接触焊盘 74。具有涂层72的通4妄触件71的延伸端通过焊^接连4妄件73连4妻 至4妾触焊盘74。
图8A和图8B示出根据本发明实施例的在制造期间的两个阶 段中的集成电路。如图8A所示，设置了基板(base) 80和通接触 件81。基板80可以是或包括基层、接触层、和/或处理载体，例如， 结合本发明实施例所描述的接触层30、 40、 60、或基层50。通接 触件81可以是或包括通接触件，例如，也结合本发明实施例所描 述的通接触件31、 41、 51、或61。
根据本发明的这个实施例，用诸如电介质涂层(dielectric coating )的材料83来涂布通接触件81。材料83可以是电介质材料， 提供明确定义的绝缘和/或介电常数。可以用材料83单独地覆盖通 接触件81、和/或可以共同地覆盖通接触件81的组82。材料83的 涂布可以通过沉积和/或4b学镀4支术(electroless plating technique ) 来实现，并且材料的涂布可以提供改进的绝缘、改进的机械稳定性、 改进的焊接性质、改进的电介质性质、改进的和/或匹配的阻抗、和
/或改进的交流信号传llr。涂布还可以-使能对通4妾触件8i的寄生电
容的控制。材料83的合适材料包括可以包括通过化学汽相沉积 (CVD )所沉积的聚对二曱苯。涂布的层厚度可以在0.1 jam至5 (im 的范围内。
如图8B所示，准备完毕的集成电路84包括具有用材料83所 涂布和包围的通接触件81的载体衬底。集成电路84还可以包括用 于与又一电路(诸如电路系统、计算机系统、存储系统、或印刷电 路板)互连的接触焊盘85和焊球86。材料83的准备可以向集成电 路84提供改进的信号传输性质和改进的性能。
图9A至图9C示出了根据本发明实施例在制造期间的多个阶 4殳中的集成电^各的示意图。如图4A所示，4艮据本发明实施例i殳置 第一^妄触层90、通4妄触^牛91、以及#于底才才泮+91。第一4妄触层90、 通接触件91、以及衬底材料92分别与结合图3A至图3H已经描述 的第一接触层30、通接触件31、以及衬底材料32相似或相同。相 应地将衬底材料92设置为使得其覆盖通接触件91。
如图9B所示，将通接触件91之上的衬底材料92的一部分除 去以暴露通4妄触件91。这可以通过激光开口 ( laser opening )、各向 异性蚀刻、湿法蚀刻、和/或光学增强蚀刻(optically enhanced etching )来实现。4于底材^1" 92的去除在通4妻触件91之上的区域中 形成了孔93。
如图9C所示，孑L93^^真充有导电材泮牛，以形成才妻触焊盘94, 以及接触载体衬底95的通接触件91。随后，载体衬底95可以经历 结合本发明实施例描述的又一工艺。例如，可以构造接触层卯以 形成接触焊盘，并且在形成包括载体衬底95、电路芯片、和/或封 装的集成电路之前可以设置另外的接触层和/或焊接掩膜。
图10A至图IOD示出了根据本发明实施例在制造期间的多个 阶段中的集成电路。如图IOA所示，设置了第一接触层1300。第 一接触层1300可以与结合图3A至图3H和/或图4A至图4F已经 描述的第一4妄触层30或第一接触层40相似或相同。
如图10B所示，将镀金属(metallization) 1301设置在第一接 触层1300上。该镀金属1301可以通过沉积金属层以及随后乂于金属 层进行构造来设置，以形成镀金属1301的焊盘(pad)和焊盘组。
如图10C所示，将通接触件1302设置在镀金属1301的所现定 的焊盘上。根据该实施例，通接触件1302可以包括碳纳米管(CNT )。 该CNT可以是单壁的或多壁的CNT、并且可以^是供金属的和/或半 导体的导电性、并且可以包括掺杂剂。通接触件1301还可以包括 一串CNT和/或定向碳纳米管(aligned carbon nanotube， 简称 ACNT)，以在另外的工艺和/或操作期间设置可靠的且可再生的通 接触件1302。
CNT可以通过生长和/或沉积二技术(^者如4b学汽相淀积(CVD ) 才支术)来i殳置。在这个沉积期间，可以在镀金属1301的焊盘上专 门地或主要地形成通4妄触件1302的CNT。在这个准备期间的处理 温度可以高于300。C、高于400。C、或高于500。C。此外，在准备 热壽文感元4牛(thermally sensitive element)或冲用有受卩艮制的热予贞算 (thermal budget)的元件(例如，半导体4于底、和/或电路芯片)之 前，在这个升高的温度处进行通接触件1302的准备。
如图6D所示，集成电路1311包括载体衬底1303,该载体衬 底又包括通接触件1302。可以根据本发明的实施例来形成载体衬底 1303，其包括衬底材料1101。集成电路1311还包括可以通过第二 接触层1304和连接件1305连接至通接触件1302的电路芯片1307。 可以将焊接掩膜1306配置在电路芯片1307和载体衬底1303之间。 此外，集成电路1311可以包括封装1308和/或接触焊盘1309上的 焊球1310。
第二接触层1304、连接件1305、焊接掩膜1306、电路芯片1307、 封装1308、 *接触焊盘1309、和/或焊J求1310可以与结合本发明实施 例已经描述的各个元件相似或相同。
前面的描述仅描述了本发明的示例性实施例。因此，在本发明 单独或任何组合形式的各种实施例中，本文所公开的特征和权利要 求以及附图对于实现本发明而言是重要的。虽然前面主要描述了本 发明的实施例，4旦在不背离本发明范围的情况下可以设计其他和另 外的实施例，通过随后的权利要求确定本发明的范围。
权利要求
1.一种产品，包括载体衬底，具有所述载体衬底的顶面上的第一接触区以及所述载体衬底的底面上的第二接触区；所述载体衬底包括通接触件，将所述第一接触区连接至所述第二接触区；以及衬底材料层，至少部分地形成在所述通接触件的周围。
2. 根据权利要求1所述的产品，其中，将所述衬底材料径向地浇 铸在所述通接触件的周围。
3. 才艮据权利要求1所述的产品，其中，所述通接触件包括导线。
4. 根据权利要求1所述的产品，其中，所述通接触件包括焊球， 所述焊J求包括接触区的区域中的平面。
5. 根据权利要求1所述的产品，其中，所述载体衬底包括焊接框 架，以及所述焊接框架包括所述通4妄触件。
6. 根据权利要求1所述的产品，其中，所述通接触件包括碳纳米 管。
7. 根据权利要求1所述的产品，其中，所述衬底材料包括树脂。
8. 根据权利要求1所述的产品，其中，所述衬底材料包括粒状材 料。
9. 根据权利要求8所述的产品，其中，所述粒状材料包括硅球体。
10. 根据权利要求1所述的产品，其中，所述载体衬底包括选自下 组中的任一个功能单元电容器、感应器、电阻器、二极管、 保险丝、滤波器、以及晶体管，所述功能单元连接至所述通接 触件。
11. 根据权利要求1所述的产品，其中，所述载体衬底包括邻近于 所述通4妾触件配置的电介质涂层。
12. 根据权利要求1所述的产品，其中，所述通接触件的至少一部 分乂人所述载体衬底延伸出，并且将弹性涂层i殳置在所述通接触 件的所述至少 一部分的区域中。
13. 根据权利要求1所述的产品，还包括附加的通接触件组，所述 附加的通接触件组包围所述通接触件。
14. 根据权利要求1所述的产品，其中，所述载体衬底包括所述顶 面上的4妄触层。
15. 根据权利要求14所述的产品，其中，所述载体衬底包括所述 顶面上的所述接触层上的焊接掩膜。
16. 才艮据4又利要求1所述的产品，所述载体衬底包括所述底面上的 接触焊盘，所述接触焊盘连接至所述通接触件。
17. —种集成电^各，包凌舌载体衬底，所述载体衬底包括通接触件，将所述载体 衬底的顶面上的第 一接触区连接至所述载体衬底的底面上的 第二接触区；以及村底材料，设置在所述通接触件的周围；电路芯片，包括第二接触区；以及连接件，所述连接件将所述电路芯片的所述第二接触区 连4妄至所述载体衬底的所述第一4姿触区。
18. 根据权利要求17所述的集成电路，其中，所述集成电路包括 配置在所述电3各芯片上的另一电3各芯片。
19. 根据权利要求17所述的集成电路，其中，所述集成电路包括心巧o
20. 根据权利要求17所述的集成电路，其中，所述载体衬底包括 所述底面上的"t妄触焊盘，所述4妄触焊盘连冲矣至所述通接触件。
21. 根据权利要求20所述的集成电路，还包括配置在所述接触焊 盘上的焊球。
22. 根据权利要求17所述的集成电路，还包括配置在所述载体衬 底的所述底面上的焊5求，所述焊^求连4妾至所述通4妄触件。
23. 根据权利要求22所述的集成电路，其中，所述通接触件延伸 至所述焊球中。
24. —种制造产品的方法，包括在载体村底中i殳置通接触件；以及径向地围绕所述通4妾触件:没置冲于底材泮十。
25. 根据权利要求24所述的方法，其中，设置所述通接触件包括 设置接合线。
26. 根据权利要求24所述的方法，其中，设置所述通接触件包括 将所述通接触件》文置在所述载体衬底的基板部分上，所述通接触件是来自下组中的任一种焊球、球体、柱状物、立杆、和 /或颗粒。
27. 根据权利要求24所述的方法，其中，设置所述通接触件包括 设置焊接框架。
28. 根据权利要求24所述的方法，其中，设置所述通接触件包括 设置碳纳米管。
29. 根据权利要求28所述的方法，其中，设置所述通接触件包括 i殳置镀金属焊盘，以及在所迷镀金属焊盘的区域上化学汽相沉 积碳纳米管。
30. 根据权利要求24所述的方法，其中，设置所述衬底材料包括浇铸粘性状态的所述衬底材^";以及 固化所述村底材料。
31. 根据权利要求24所述的方法，还包括将所述村底材料和所述通4妄触件变平，从而暴露4妄触区 的区域中的所述载体^3"底的顶面上的所述通4妻触件。
32. 根据权利要求24所述的方法，还包括设置接触层，在所述接 触层上设置所述通接触件。
33. 才艮据4又利要求32所述的方法，还包4舌构造所述4妄触层。
34. 根据权利要求24所述的方法，还包括设置弹性层，在所述弹 性层上设置所述通接触件。
35. 根据权利要求24所述的方法， 电介质涂层。
36. 根据权利要求24所述的方法， 弹性涂层。
37. 根据权利要求24所述的方法, 上i殳置接触层。还包4舌在所述通4妄触件上i殳置 还包括在所述通4妄触件上i殳置 还包括在所述载体衬底的顶面
38. 才艮据权利要求37所述的方法，还包括在所述载体衬底的所述 顶面上的所述接触层上设置焊接掩膜。
39. 才艮据权利要求24所述的方法，其中，设置所述通接触件和径 向地围绕所述通接触件设置所述衬底材料定义了制造集成电 ^各的至少部分工艺；所述方法还包括将电^各芯片连接至所述载
全文摘要
本发明涉及载体衬底和集成电路。载体衬底包括通接触件，将载体衬底的顶面上的第一接触区连接至载体衬底的底面上的第二接触区；以及衬底材料，设置在通接触件的周围。
文档编号H01L21/48GK101369569SQ20081014585
公开日2009年2月18日 申请日期2008年8月7日 优先权日2007年8月15日
发明者哈里·赫德勒, 托尔斯滕·迈尔 申请人:奇梦达股份公司