专利名称：Tft-lcd阵列基板及其制造方法和测试方法
技术领域：
本发明涉及一种液晶显示装置及其制造方法和测试方法，特别是一种TFT-LCD阵列基板及其制造方法和测试方法。
背景技术：
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display ;以下简称TFT-LCD)的主体结构包括液晶面板、背光源和驱动电路板，液晶面板由阵列基板和彩膜基板对盒后，中间加入液晶制作完成。液晶面板是光机电的统一体，其基本原理是利用液晶面板中形成的电场控制液晶分子偏转，使其在不同的电场作用下产生不同的透过光。作为统一的整体，可以认为液晶面板是驱动电路的负载，液晶分子是液晶面板中形成的电场的负载，三者是统一的整体。 TFT-LCD的阵列基板，是在透明玻璃基板上设置栅线、栅绝缘层、有源层、源电极、漏电极、数据线、钝化层及像素电极而构成的层状结构，被区分为显示区域和位于所述显示区域外围的外围区域，外围区域上虽也设有栅线、数据线及像素电极等，但是通过彩膜基板的黑矩阵盖住，因此液晶显示器在外围区域上不会有影像显示。 目前，针对液晶面板的测试主要集中在整体品质的测试，如亮度、对比度或色饱和度等外部光学特性的测试，和驱动装置一级的驱动信号的频率、幅度等测试。由于液晶面板制作完成后，阵列基板上的像素和电路部分均被封装在内部，无法直接接触和测量例如栅线、像素电极及公共电极线的信号等液晶面板内部电学特性。因此，现有技术在进行液晶面板测试中，通常采用拆分液晶面板并测试待测元件的电阻、线宽等方法。实际上，这种方法无法分析液晶面板的实际工作情况，不仅对分析造成很大困难和滞后，而且液晶面板拆分后不能工作，因此不是真正意义上实时信号测试。
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法和测试方法，通过增加
测试线，有效解决现有技术不能对液晶面板内信号进行测试的技术缺陷。 为实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括显示区域和外围区
域，所述外围区域内设置有至少一条第一测试线和/或至少一条第二测试线，所述第一测
试线平行于数据线，栅线和/或像素电极与至少一条所述第一测试线交叠；所述第二测试
线平行于栅线，所述数据线与至少一条第二测试线交叠。 为实现上述目的，本发明还提供了一种TFT-LCD阵列基板的制造方法，包括如下步骤 步骤1、通过构图工艺在基板上形成包括栅线、栅绝缘层、有源层、源电极、漏电极、
数据线及钝化层图形，并在外围区域形成第一测试线图形，然后通过构图工艺在漏电极上
形成钝化层过孔，并在所述第一测试线的第一连接部上形成第一连接部过孔； 步骤2、在完成步骤1的基板上沉积透明导电层薄膜，通过构图工艺形成包括像素电极图形。 为实现上述目的，本发明进一步提供了一种TFT-LCD阵列基板的测试方法，包括
步骤100、通过激光焊接方式，在待测元件与第一测试线的交叠处将待测元件与第一测试线电连接； 步骤110、将测试设备与第一测试线的第一连接部连接，测定待测元件的信号。
由上述技术方案可知，本发明TFT-LCD阵列基板及其制造方法和测试方法，通过在外围区域形成测试线，在正常工作时，测试线与待测元件(栅线、数据线、像素电极或公共电极线)之间处于绝缘状态，因此不会影响正常工作；在需要测试时，采用激光焊接方法建立测试线与待测元件之间的连接即可实现对液晶面板各待测元件上的信号(如RC延迟等)进行测试，增强了液晶面板的测试分析途径，提高了 TFT-LCD性能的综合分析能力。
本发明的TFT-LCD阵列基板，是在基板上设置包括栅线、栅绝缘层、有源层、源电
极、漏电极、数据线、钝化层及像素电极而构成的层状结构，还可包括公共电极线，TFT-LCD
阵列基板可被划分为显示区域和位于显示区域外围的外围区域，外围区域内设置至少一条
第一测试线和/或第二测试线，第一测试线平行于数据线，栅线和/或像素电极与至少一条
第一测试线交叠；第二测试线平行于栅线，数据线与至少一条第二测试线交叠。 在正常工作时，由于第一测试线和第二测试线与栅线、数据线、像素电极以及公共电极线之间为绝缘状态，因此本发明的作用与现有技术的TFT-LCD阵列基板完全一样。在需要测试时，通过建立第一测试线与栅线、像素电极或公共电极线之间的连接，以及第二测试线与数据线之间的连接，即可通过测试设备实现对待测元件上信号的测试。如此，便可在不拆开液晶面板的前提下，进行液晶面板内部电学特性的测试。 本发明中所述"交叠"是指被一层或一层以上的绝缘薄膜隔开的两条待测元件，如栅线与数据线，公共电极线与像素电极，测试线与栅线等不直接连接，而是其在基板上的投影相互交叉。所述"交叠处"是指"交叠"的两条待测元件在基板上的投影的交叉处。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图1为本发明TFT-LCD阵列基板的第一实施例的结构示意图，如图1所示，本发明TFT-LCD阵列基板上形成有显示区域1和外围区域2，外围区域2位于显示区域1的外围，显示区域1和外围区域2内皆设成有数条栅线3、数据线4、像素电极(未图示)及公共电极线5，外围区域2内形成有数条第一测试线6。数据线4与栅线3垂直，栅线3和数据线4围成的区域内设置像素电极，栅线3和数据线4的交叠处形成有薄膜晶体管7(以下简称TFT) 。TFT 7由栅电极、栅绝缘层、有源层、源电极、漏电极以及钝化层等构成，栅电极与栅线3连接，源电极与数据线4连接，漏电极与像素电极连接。 本实施例中，第一测试线6与数据线4平行地设置在外围区域2的两侧，图1中每侧各设置了三条第一测试线6，每条第一测试线6分别独立。第一测试线6的宽度约为10 ii m 50 ii m。 图2为图1中H区域的放大示意图。如图2所示，第一测试线6与数据线4同层设置。第一测试线6包括第一线体部61和第一连接部62，且第一连接部62暴露于基板上或被保护层(导电性薄膜)覆盖。栅线3、公共电极线5或像素电极8与至少一条第一测试线6交叠。图2中， 一条第一测试线6与像素电极8交叠，形成交叠处b，另一条第一测试线6与栅线3交叠，形成交叠处a，其余一条第一测试线6与公共电极线5交叠，形成交叠处c。当然第一测试线6也可以没有第一连接部62。 值得一提的是，根据液晶显示器的类型，公共电极线5会设在不同的薄膜层上，比如与栅线3同层设置或与数据线4同层设置。当如图2所示，公共电极线5与栅线3同层设置时，第一测试线6与公共电极线5形成交叠处c。但是，如果公共电极线5与数据线4同层设置时，为了防止公共电极线5与第一测试线6相交电连接而形成短路，可以在形成公共电极线5的图形时，将公共电极线5与第一测试线6以搭接线方式进行设置。搭接线方式具体为，形成第一测试线图形时，将第一测试线形成很多断开的线段，这些线段之间，设置公共电极线，如此公共电极线与第一测试线就不会相交，然后沉积钝化层薄膜，通过构图工艺在相邻的两个断线上方形成钝化层过孔，然后沉积透明导电层薄膜，通过构图工艺在形成像素电极的同时，在断线上方的钝化层过孔上用透明导电层形成搭接线，如此，实现第一测试线形导通，且不与同层设置的公共电极线相交的目的。当然，也可以将公共电极线做成很多断线，通过搭接线将其连通。另外，公共电极线与数据线同层时，还有一种方案为，将平行于数据线的第一测试线与栅线同层设置，与公共电极线形成交叠，此时为了不使第一测试线与栅线相交，可以将栅线与第一测试线用搭接线方式交叠。 图3为图2中A-A向的剖面图。如图3所示，TFT-LCD阵列基板由基板10、栅线3、栅电极71、栅绝缘层72、有源层73、数据线4(参见图1)、与数据线4连接的源电极74、漏电极75、第一测试线6(参见图2，图3中所示部位为第一测试线6的第一线体部61)、钝化层76及像素电极8等构成。第一测试线6、数据线4皆设置在栅绝缘层72上，并被钝化层76覆盖，且形成材料相同，本发明中将此种结构关系称之为"同层设置"。图3中左侧的第一测试线6的第一线体部61的剖面为第一测试线6与像素电极8的交叠处b的剖面；右侧的第一测试线6的第一线体部61的剖面为第一测试线6与栅线3的交叠处a的剖面；由于第一测试线6与公共电极线5的交叠处c的剖面与交叠处a结构相同，故省略了剖面示意图。
图4为图2中B-B向的剖面图。如图2所示，第一测试线6的第一连接部62设置在栅绝缘层72之上，且被钝化层76部分覆盖，暴露出了一部分表面。实际生产中，为了保护暴露出来的第一连接部62，在暴露部分的上部设置一层保护层80，该保护层为与像素电极8相同的透明导电层薄膜，与像素电极8同时形成。 请一并参阅图2、图3及图4，本实施例的TFT-LCD阵列基板，在需要测试时，用激光维修设备(未图示)焊接第一测试线6的第一线体部61与栅极3、像素电极8或公共电极线5的交叠处，使第一线体部61与上述待测元件之间的绝缘层被打穿，第一线体部61与待测元件电连接。具体而言，若需要测试栅线3的信号时，用激光对第一线体部61与栅线3的交叠处a进行焊接，使栅线3与其上方的第一线体部61电连接，然后将测试设备(未图示)连接到该第一线体部61对应的第一连接部62上进行测试。若需要测试像素电极8的信号时，用激光对第一线体部61与像素电极8的交叠处b进行焊接，使像素电极8与其下方的第一线体部61电连接，然后将测试设备连接到该第一线体部61对应的第一连接部62上进行测试。若需要测试公共电极线5的信号时，用激光对第一线体部61与公共电极线5的交叠处c进行焊接，使公共电极线5与其上方的第一线体部61电连接，然后将测试设备连接到该第一线体部61对应的第一连接部62上进行测试。另外，当公共电极线与第一测试线皆与数据线同层设置，且公共电极线与第一测试线通过搭接线方式交叠时，只需用激光对搭接线进行焊接，使第一测试线与公共电极线电连接，即可通过测试设备进行测试。当公共电极线与数据线同层设置，且将第一测试线与栅线同层设置时，也只需将公共电极线与第一测试线的交叠处焊接即可通过测试设备检测。当第一测试线没有第一连接部时，可用激光去除第一线体部上方的钝化层和/或栅绝缘层，再和检测设备连接即可进行测试，这种方案的结构和测试方法对本领域技术人员来说，都是可以根据前述实施例轻易想得到的。 虽然本实施例中以左右各3条第一测试线作为实施例来描述，但是，第一测试线的数量可根据不同的需要随意设定。可以多增加几条第一测试线，分别对待测元件上的不同位置的信号进行测试，或对不同待测元件进行测试。当然，也可以用一条第一测试线来对几条待测元件进行测试。 图5为本发明TFT-LCD阵列基板另一实施例的部分放大图。如图5所示，第一测试线6的第一线体部61与栅线3、像素电极8及公共电极线5皆交叠，具有交叠处a'、 b'及c'。测试方法与上述多条第一测试线分别测试时相比，多增加了一道激光断线步骤。具体而言，若需要测试栅线3的信号时，用激光对第一线体部61与栅线3的交叠处a'进行焊接，使栅线3与其上方的第一线体部61电连接，然后将测试设备(未图示)连接到第一连接部62上进行测试。测试完栅线后，若需要测试像素电极8的信号时，先用激光打断栅线3与第一线体部61在交叠处a'的连接，然后用激光对第一线体部61与像素电极8的交叠
8处b'进行焊接，使像素电极8与其下方的第一线体部61电连接，然后将测试设备连接到第一连接部62上进行测试。然后，需要测试公共电极线5的信号时，先用激光打断像素电极8与第一线体部61在交叠处b'的连接，然后用激光对第一线体部61与公共电极线5的交叠处c'进行焊接，使公共电极线5与其上方的第一线体部61电连接，然后将测试设备连接到第一连接部62上进行测试。上述的激光焊接与断线，可通过调节激光的参数来实现。当公共电极线与数据线同层设置时的测试方法，如同上述第一实施例中所述，故不再赘述。
本发明TFT-LCD阵列基板通过在外围区域形成第一测试线，在正常工作时，由于第一测试线与待测元件(栅线、像素电极或公共电极线)之间没有连接，因此不会影响正常工作；在需要测试时，采用激光焊接方法建立第一测试线与待测元件之间的连接即可实现对液晶面板各待测元件上的信号(如RC延迟等)进行测试，增强了液晶面板的测试分析途径，提高了 TFT-LCD性能的综合分析能力。 图6为本发明TFT-LCD阵列基板的第二实施例的结构示意图，如图6所示，本实施例与第一实施例相比在外围区域2内的还设置了一条第二测试线9，该第二测试线9与栅线3平行，且与栅线3同层设置。 图7为图6中I区域的放大示意图。如图7所示，第二测试线9包括第二线体部91，还可以选择性地包括第二连接部92，并使第二连接部92暴露于基板上或被保护层(导电性薄膜)覆盖。 当第二测试线9只具有第二线体部91时，用激光维修设备对数据线4与第二测试线9的交叠处d进行焊接使之电连接，并将第二测试线9与第一测试线6的第一线体部61的交叠处e焊接使之电连接，这样数据线4、第二测试线9及第一测试线6导通，通过将测试设备连接到第一测试线6的第二连接部62，即可对数据线4的信号进行测试。如此，便可在与第一实施例中相同的位置上进行数据线的测试，由此所有待测元件的测试皆可在同一处进行，操作十分方便。 当第二测试线9还具有第二连接部92时，将数据线4与第二测试线9的第二线体部91的交叠处焊接使之导通，并将测试设备直接连接到第二连接部92上对数据线4的信号进行测试。这种在第二测试线上也设置第二连接部的优点在于，通过直接测量数据线的信号，减少数据线的信号经过第二测试线后再经过第一测试线到达第一连接部的过程中受到的干扰，提高测试准确度和可信度。另外，如仅需要对数据线进行测试时，在阵列基板上单独形成第二测试线图形即可实现，测试方法同上述的第二测试线具有第二连接部时的测试方法相同，故不再赘述。 当然，除本实施例中只采用一条第二测试线的方案外，还可以设置多条第二测试线用以测定数据线的不同位置的信号或多条数据线的信号。测试方法同上，故不再赘述。
图8为本发明TFT-LCD阵列基板的第一实施例的制造方法的流程图，具体包括
步骤1、通过构图工艺在基板上形成包括栅线、栅绝缘层、有源层、源电极、漏电极、数据线及钝化层图形，并在外围区域形成第一测试线图形，然后通过构图工艺在漏电极上形成钝化层过孔，并在所述第一测试线的第一连接部上形成第一连接部过孔；
步骤2、在完成步骤1的基板上沉积透明导电层薄膜，通过构图工艺形成包括像素电极图形。 本发明TFT-LCD阵列基板的第一实施例的制造方法通过在外围区域形成第一测
9试线，正常工作时，第一测试线与待测元件(栅线、像素电极或公共电极线)之间处于绝缘状态，因此不会影响正常工作；在需要测试时，采用激光焊接方法建立第一测试线与待测元件之间的连接即可实现对液晶面板各待测元件上的信号(如RC延迟等)进行测试，增强了液晶面板的测试分析途径，提高了 TFT-LCD性能的综合分析能力。 本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀等工艺。本发明所称某
某图形(pattern)，例如栅线图形，是指多条栅线形成于基板后的整个薄膜图形。 图9为本发明TFT-LCD阵列基板的第一实施例的制造方法的详细流程图，具体包
括 步骤11、在基板上沉积栅金属层薄膜，通过构图工艺形成包括栅线及栅电极图形； 步骤12、在完成步骤11的基板上沉积栅绝缘层、有源层薄膜，通过构图工艺形成有源层图形，所述有源层形成在所述栅电极之上； 步骤13、在完成步骤12的基板上沉积源漏金属层薄膜，通过构图工艺形成包括漏电极、源电极、数据线和TFT沟道图形，并在外围区域形成第一测试线图形；
步骤14、在完成步骤13的基板上沉积钝化层薄膜，通过构图工艺在漏电极上形成钝化层过孔，并在第一测试线的第一连接部之上形成第一连接部过孔； 步骤15、在完成步骤14的基板上沉积透明导电层薄膜，通过构图工艺形成包括像素电极图形。还可同时在外围区域内的第一测试线的第一连接部之上形成保护层。
值得一提的是，公共电极线可根据液晶显示器的类型，形成于不同的薄膜层上，例如与栅线一同形成，或与数据线一同形成。当公共电极线与数据线同层设置时可以用搭接线的方式，将第一测试线与公共电极线形成交叠。 详述TFT-LCD阵列基板的制造方法如下首先利用磁控溅射或热蒸发方法，在基板上制备一层栅金属层薄膜，栅金属层薄膜的材料通常使用钼、铝、铝镍合金、钼钨合金、铬或铜等金属，用普通掩模板通过构图工艺在基板上形成栅电极和栅线图形，栅线的线宽为10 ii m 50 P m(该过程中还可以同时形成公共电极线图形)。然后利用化学气相沉积方法在整个基板上连续淀积栅绝缘层薄膜、有源层薄膜(半导体薄膜和掺杂半导体薄膜)，栅绝缘层薄膜材料通常是氮化硅、氧化硅、氮氧化硅或铝的氧化物等，用普通掩模板通过构图工艺在栅电极上形成有源层。接下来利用磁控溅射或热蒸发方法，在基板上淀积一层源漏金属层薄膜，源漏金属层薄膜的材料通常使用钼、铝、铝镍合金、钼钨合金、铬或铜等金属，用普通掩模板通过构图工艺形成包括源电极、漏电极和数据线图形(该过程中也可以同时形成公共电极线图形)，在基板的外围区域形成第一测试线图形，并在源电极和漏电极之间形成TFT沟道。接下来，利用化学汽相沉积方法在整个基板上沉积一层钝化层薄膜，钝化层薄膜的材料通常是氮化硅，用普通掩模板通过构图工艺在漏电极位置和外围区域的第一测试线的第一连接部之上形成钝化层的过孔，使得下方的导体暴露。最后，利用磁控溅射或热蒸发方法，在基板上淀积一层透明导电层薄膜，透明导电层薄膜的材料通常为氧化铟锡等，用普通掩模板通过构图工艺形成包括像素电极，且像素电极通过钝化层的过孔与漏电极连接，并同时在外围区域形成保护层。 另夕卜，除了上述的5次构图工艺(5mask工艺)制作而成之外，还可以采用4次构图工艺制作本发明的TFT-LCD阵列基板。具体为，在形成有栅线的基板上连续沉积栅绝缘层、有源层及源漏金属层薄膜，通过双调掩膜板(dual tone mask)进行构图工艺，形成漏电极、源电极、数据线、TFT沟道、有源层图形，并在外围区域形成第一测试线图形，有源层形成在栅电极上。如此减少了掩膜板的使用数，利于节省成本。本发明中，采用4次构图工艺得到的阵列基板的结构与5次构图工艺的阵列基板的区别在于，在第一测试线和源/漏电极下面会留有有源层，但是有源层不会影响到本申请的测试结果。 此外，还可以采用离地剥离(lift off)工艺，将钝化层和像素电极采用一个掩膜板制作，可进一步减少制作成本。 下面说明本发明TFT-LCD阵列基板的第二实施例的制造方法，本实施例的TFT-LCD阵列基板的制造方法包括如下步骤 步骤21、在基板上沉积栅金属层薄膜，通过构图工艺形成包括栅线及栅电极图形，并在外围区域形成第二测试线图形，所述第二测试线包括第二线体部，所述第二线体部平行于栅线，另外，还可以同时形成第二连接部； 步骤22、在完成步骤21的基板上沉积栅绝缘层、有源层薄膜，通过构图工艺形成有源层图形，所述有源层形成在所述栅电极之上； 步骤23、在完成步骤22的基板上沉积源漏金属层薄膜，通过构图工艺形成包括漏
电极、源电极、数据线和TFT沟道图形，并在外围区域形成第一测试线图形； 步骤24、在完成步骤23的基板上沉积钝化层薄膜，通过构图工艺在漏电极上形成
钝化层过孔，并在第一测试线的第一连接部之上形成第一连接部过孔，如果设有第二连接
部，即可在所述第二连接部之上形成第二连接部过孔； 步骤25、在完成步骤24的基板上沉积透明导电层薄膜，通过构图工艺形成包括像素电极图形，另外，还可以同时在外围区域内的第一测试线的第一连接部之上形成保护层，如有第二连接部，还可以在第二连接部之上形成保护层。 本实施例与上述制造方法第一实施例的区别在于，本实施例中多了第二测试线的形成步骤，第二测试线用于测试数据线。本实施例中通过第一测试线和第二测试线来测试所有的待测元件，如栅线、数据线、像素电极及公共电极线。当然，本实施例中也可以采用4次构图工艺制造，根据上述第一实施例的公开，本领域技术人员很容易联想到通过4次构图工艺的实施方式，故不再赘述。 本发明TFT-LCD阵列基板的第二实施例的制造方法通过在外围区域增加第二测试线，正常工作时，第一测试线、第二测试线及数据线之间处于绝缘状态，因此不会影响正常工作；在需要测试时，采用激光焊接方法建立第二测试线与数据线之间的连接，并电连接第一测试线与第二测试线即可实现对数据线的测试。另外，通过第二测试线的第二连接部可以单独检测数据线的信号。另外，还可以与第一实施例相同的方法用第一测试线单独测定栅线、公共电极线及像素电极的信号。如此，可实现对液晶面板各待测元件上的信号(如RC延迟等)的检测，增强了液晶面板的测试分析途径，提高了 TFT-LCD性能的综合分析能力。 图10为本发明TFT-LCD阵列基板的第一实施例的测试方法的流程图，用于测试图1-图5所示的本发明TFT-LCD阵列基板的第一实施例的待测元件，例如栅线、像素电极或公共电极线，具体包括 步骤100、通过激光焊接方式，在待测元件与第一测试线交叠处将待测元件与第一测试线电连接； 步骤110、将测试设备与第一测试线的第一连接部连接，测定待测元件的信号。
下面说明本发明TFT-LCD阵列基板的第二实施例的一种测试方法的流程图，用于测试图6及图7所示的本发明TFT-LCD阵列基板的第二实施例的数据线的信号，对比实施例一，测试方法具体还包括 步骤200、通过激光焊接方式，在待测的数据线与第二测试线的交叠处将数据线与
第二测试线电连接，并将第一测试线与第二测试线在其交叠处电连接； 步骤210、将测试设备与第一测试线的第一连接部连接，测定数据线的信号。 如此，便可以用集中于基板一处的连接部来进行所有待测元件的测试，操作方便。 下面说明本发明TFT-LCD阵列基板的第二实施例的另一种测试方法的流程图，在
第二测试线包括第二连接部时采用，对比实施例一，测试方法具体还包括 步骤300、通过激光焊接方式，在数据线与第二测试线的交叠处将待测元件与第二
测试线电连接； 步骤310、将测试设备与第二测试线的第二连接部连接，测定数据线的信号。 如此，通过直接对第二测试线进行测定，可提高测定的精确度及可信度。 最后应说明的是以上实施例仅用以说明本发明的技术方案而非对其进行限制，
尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依
然可以对本发明的技术方案进行修改或者等同替换，而这些修改或者等同替换亦不能使修
改后的技术方案脱离本发明技术方案的精神和范围。
1权利要求
一种TFT-LCD阵列基板，包括显示区域和外围区域，其特征在于，所述外围区域内设置有至少一条第一测试线和/或至少一条第二测试线，所述第一测试线平行于数据线，栅线和/或像素电极与至少一条所述第一测试线交叠；所述第二测试线平行于栅线，所述数据线与至少一条第二测试线交叠。
2. 根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述阵列基板还包括公共电 极线，所述公共电极线与至少一条所述第一测试线交叠。
3. 根据权利要求1或2所述的TFT-LCD阵列基板，其特征在于，所述第一测试线与数据 线同层设置。
4. 根据权利要求3所述的TFT-LCD阵列基板，其特征在于，所述第一测试线由第一线体 部及第一连接部构成，所述栅线、公共电极线和/或像素电极与所述第一线体部交叠，且第 一连接部暴露。
5. 根据权利要求4所述的TFT-LCD阵列基板，其特征在于，所述第一连接部上设置有保 护层，所述保护层由导电材料构成。
6. 根据权利要求1或2所述的TFT-LCD阵列基板，其特征在于，所述第二测试线与栅线 同层设置。
7. 根据权利要求6所述的TFT-LCD阵列基板，其特征在于，所述第二测试线由第二线体 部及第二连接部构成，所述数据线与所述第二线体部交叠，且所述第二连接部暴露。
8. 根据权利要求7所述的TFT-LCD阵列基板，其特征在于，所述第二连接部上设置有保 护层，所述保护层由导电材料构成。
9. 一种TFT-LCD阵列基板的制造方法，其特征在于，包括如下步骤 步骤1、通过构图工艺在基板上形成包括栅线、栅绝缘层、有源层、源电极、漏电极、数据线及钝化层图形，并在外围区域形成第一测试线图形，然后通过构图工艺在漏电极上形成 钝化层过孔，并在所述第一测试线的第一连接部上形成第一连接部过孔；步骤2、在完成步骤1的基板上沉积透明导电层薄膜，通过构图工艺形成包括像素电极 图形。
10. 根据权利要求9所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤1具 体包括步骤11、在基板上沉积栅金属层薄膜，通过构图工艺形成包括栅线及栅电极图形；步骤12、在完成步骤11的基板上沉积栅绝缘层、有源层薄膜，通过构图工艺形成有源 层图形，所述有源层形成在所述栅电极之上；步骤13、在完成步骤12的基板上沉积源漏金属层薄膜，通过构图工艺形成包括漏电 极、源电极、数据线和TFT沟道图形，并在外围区域形成第一测试线图形；步骤14、在完成步骤13的基板上沉积钝化层薄膜，通过构图工艺在漏电极上形成钝化 层过孔，并在第一测试线的第一连接部之上形成第一连接部过孔。
11. 根据权利要求10所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤11 具体为在基板上沉积栅金属层薄膜，通过构图工艺形成包括栅线及栅电极图形，并在外围区 域形成第二测试线图形，所述第二测试线包括第二线体部，所述第二线体部平行于栅线。
12. 根据权利要求11所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤ll具体为在基板上沉积栅金属层薄膜，通过构图工艺形成包括栅线及栅电极图形，并在外围区 域形成第二测试线图形，所述第二测试线包括第二线体部及第二连接部，所述第二线体部 平行于栅线；所述步骤14具体为在完成步骤13的基板上沉积钝化层薄膜，通过构图工艺在漏电极上形成钝化层过孔，并在第一测试线的第一连接部之上形成第一连接部过孔，在所述第二连接部之上形成第二 连接部过孔。
13. 根据权利要求9所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤1具 体包括步骤21、在基板上沉积栅金属层薄膜，通过构图工艺形成包括栅线及栅电极图形；步骤22、在完成步骤21的基板上连续沉积栅绝缘层、有源层及源漏金属层薄膜，通过 双调掩膜板进行构图工艺形成包括漏电极、源电极、数据线、TFT沟道及有源层图形，并在外 围区域形成第一测试线图形，所述有源层形成在所述栅电极之上；步骤23、在完成步骤22的基板上沉积钝化层薄膜，通过构图工艺在漏电极上形成钝化 层过孔，并在第一测试线的第一连接部之上形成第一连接部过孔。
14. 根据权利要求13所述的TFT-LCD阵列基板的制造方法，其特征在于，所述步骤21 具体为在基板上沉积栅金属层薄膜，通过构图工艺形成包括栅线及栅电极图形，并在外围区 域形成第二测试线图形，所述第二测试线包括第二线体部，所述第二线体部平行于栅线。
15. 根据权利要求14所述的TFT-LCD阵列基板的制造方法，其特征在于， 所述步骤21具体为在基板上沉积栅金属层薄膜，通过构图工艺形成包括栅线及栅电极图形，并在外围区 域形成第二测试线图形，所述第二测试线包括第二线体部及第二连接部，所述第二线体部 平行于栅线；所述步骤23具体为在完成步骤22的基板上沉积钝化层薄膜，通过构图工艺在漏电极上形成钝化层过孔， 并在第一测试线的第一连接部之上形成第一连接部过孔，在第二测试线的第二连接部之上 形成第二连接部过孔。
16. 根据权利要求9-15中任一权利要求所述的TFT-LCD阵列基板的制造方法，其特征 在于，在形成栅线图形或数据线图形的同时，形成公共电极线图形。
17. 根据权利要求9-15中任一权利要求所述的TFT-LCD阵列基板的制造方法，其特征 在于，在形成像素电极的同时，在所述第一连接部之上形成保护层。
18. 根据权利要求12或15所述的TFT-LCD阵列基板的制造方法，其特征在于，在形成 像素电极的同时，在所述第二连接部之上形成保护层。
19. 一种TFT-LCD阵列基板的测试方法，其特征在于，包括步骤100、通过激光焊接方式，在待测元件与第一测试线的交叠处将待测元件与第一测 试线电连接；步骤110、将测试设备与第一测试线的第一连接部连接，测定待测元件的信号。
20. 根据权利要求19所述的TFT-LCD阵列基板的测试方法，其特征在于，所述待测元件为栅线、像素电极或公共电极线。
21. 根据权利要求19或20所述的TFT-LCD阵列基板的测试方法，其特征在于，还包括步骤200、通过激光焊接方式，在待测的数据线与第二测试线的交叠处将数据线与第二测试线电连接，并将第一测试线与第二测试线在其交叠处电连接；步骤210、将测试设备与第一测试线的第一连接部连接，测定数据线的信号。
22. 根据权利要求19或20所述的TFT-LCD阵列基板的测试方法，其特征在于，还包括步骤300、通过激光焊接方式，在待测的数据线与第二测试线的交叠处将待测元件与第二测试线电连接；步骤310、将测试设备与第二测试线的第二连接部连接，测定数据线的信号。
全文摘要
本发明公开了一种TFT-LCD阵列基板及其制造方法和测试方法。所述TFT-LCD阵列基板，包括显示区域和外围区域，所述外围区域内设置有至少一条第一测试线和/或至少一条第二测试线，所述第一测试线平行于数据线，栅线和/或像素电极与至少一条所述第一测试线交叠；所述第二测试线平行于栅线，所述数据线与至少一条第二测试线交叠。本发明通过在外周区域设置测试线，有效解决现有技术不能对液晶面板内信号进行测试的技术缺陷。
文档编号H01L21/84GK101770122SQ20081024742
公开日2010年7月7日 申请日期2008年12月31日 优先权日2008年12月31日
发明者徐宇博, 赵继刚 申请人:北京京东方光电科技有限公司