专利名称：具有环绕堆叠栅鳍式场效应晶体管存储器件及形成方法
具有环绕堆叠栅鳍式场效应晶体管存储器件及形成方法技术领域
本发明一般地涉及集成电路器件及其用于半导体器件制造的处理。更具体地，本 发明提供一种用于形成环绕堆叠栅鳍式场效应晶体管(fin FET)结构非易失性存储器器件 的方法。
背景技术：
随着半导体存储器器件越来越集成化，包括单个器件沟道长度的特征尺寸逐渐减 小。这导致短沟道效应，也增加结泄漏电流。泄漏电流过去不是重大问题，但现在却被严重 关切，因为晶体管栅极和其他芯片部件只有几个原子厚。在笔记本电脑中，泄漏电流意味着 很差的电池寿命，而在服务器计算机中，泄漏电流意味着较高的电费。而且，在非易失性存 储器器件中，随着器件特征尺寸的减小，泄漏电流导致数据保留时间和其他电特性的退化。
为了解决这些问题，提出了具有鳍形硅有源区的鳍式场效应晶体管(fin FET) 0 由于栅电极是在鳍式有源区上形成的，鳍式场效应晶体管可以用突出部分的整个面作为沟 道。因此，沟道长度足以防止或实质地减小短沟道效应。这种鳍式场效应晶体管可以有效 地控制沟道中产生的泄漏电流，实质地改进晶体管的摆动特性并减小泄漏电流。
但是，由于依赖于鳍式有源区的尺度，与平面型晶体管相比，鳍式场效应晶体管中 阈值电压难以控制。而且，泄漏电流是在鳍式场效应晶体管的关断状态下产生的，与平面型 晶体管和凹型晶体管相比，栅致漏极泄漏(GIDL)和结泄漏电流并没有明显改进。
因此，存在对具有低断态泄漏电流和减小的短沟道效应的非易失性存储器器件的 需求。此外，有对于具有优异的数据保留时间特性的非易失性存储器器件的需求。发明内容
本发明一般地涉及集成电路器件及其用于半导体器件制造的处理。更具体地，本 发明提供一种用于形成环绕堆叠栅鳍式场效应晶体管(fin FET)非易失性存储器器件的方 法和结构。
在特定实施例中，本发明提供了一种鳍式场效应晶体管非易失性存储器结构，包 括具有第一传导类型的绝缘体上硅(SOI)衬底，以及从该绝缘体的上表面突出的鳍式有 源区。该结构还包括形成在鳍式有源区上的隧道氧化物层以及置于该隧道氧化物层和该绝 缘体的上表面上的第一栅电极。此外，该结构包括形成在第一栅电极上的氧化物/氮化物/ 氧化物(ONO)复合层，以及形成在该ONO复合层上并被图案化以限定该ONO复合层的预定 区域的第二栅电极。该结构还包括形成在第二栅电极的侧壁上的电介质间隔物，以及鳍式 有源区中形成在第二栅电极的两侧的源/漏区。
在另一特定实施例中，提供了一种用于形成鳍式场效应晶体管非易失性存储器结 构的方法。该方法包括提供绝缘体上硅衬底，以及在该绝缘体上硅衬底的预定区域上图案 化鳍式有源区，该鳍式有源区从该绝缘体的表面突出。该方法还包括在鳍式有源区上形成 隧道氧化物层，以及在该隧道氧化物层和该绝缘体的上表面上沉积第一栅电极。此外，该方法包括在第一栅电极上形成电介质复合层，以及在该电介质复合层上沉积第二栅电极。该 方法还包括图案化第一和第二栅电极以限定电介质复合层的区域，以及在第二栅电极的侧 壁上形成间隔物层。该方法还包括在鳍式有源区中第二栅电极的两侧形成源/漏区。
通过本发明得到超出传统技术的很多好处。在具有减小的短沟道效应和低断态泄 漏电流的非易失性存储器器件的制造中，本发明有重大的明显的优势。在一些实施例中，本 发明提供了增加的氧化物/氮化物/氧化物(ONO)电介质接触区域，增大的浮栅耦合比，改 进的编程/擦除速度，以及提高的数据保留时间，这些都是以传统工艺技术或结构无法得 到的。根据实施例，可以得到这些好处的一个或多个。
下面参照附图详细描述根据本发明的各附加实施例、特征和优点，以及本发明各 实施例的结构和操作。
图IA是根据本发明实施例的环绕堆叠栅鳍式场效应晶体管结构非易失性存储器 (NVM)器件的简化的俯视图IB是沿图IA的线A-A’取的简化的透视截面图2是示出根据本发明实施例用于环绕堆叠栅鳍式场效应晶体管结构NVM器件的 形成的工艺的示范性简化工艺流程；
图3A-;3K是示出用于形成图1的鳍式场效应晶体管的示范性顺序工艺的沿图1的 线A-A’取的简化截面图4A-4B是环绕堆叠栅鳍式场效应晶体管非易失性存储器结构的简化透视图，以 及示出根据本发明示范实施例的图4A的非易失性存储器结构的漏电流特性图。
具体实施方式
本发明一般地涉及集成电路器件及其用于半导体器件制造的处理。更具体地，本 发明提供一种用于形成环绕堆叠栅鳍式场效应晶体管(fin FET)结构非易失性存储器器件 的方法。
参照附图更完整地描述本发明的示范实施例。本发明可以采取很多不同形式来实 施，不应理解为限于这里提出的示范实施例。相反，提供这些示范实施例是为了使本公开全 面和完整，以将本发明的概念传递给本领域的技术人员。
图IA是根据本发明实施例的环绕堆叠栅鳍式场效应晶体管结构非易失性存储器 (NVM)器件的简化的俯视图。该鳍式场效应晶体管非易失性存储器器件可以采用绝缘体上 硅(SOI)衬底。该SOI衬底由硅薄膜/隐埋氧化物(绝缘体)/和硅衬底组成。与体硅衬 底相比，SOI场效应晶体管表现出很多显著特征，包括更好的短沟道效应和减小的结泄漏。 而且，三维集成是可能的。环绕堆叠栅鳍式场效应晶体管结构非易失性存储器器件采用由 浮栅和控制栅组成的三维鳍型堆叠栅。
图IB是沿图IA的线A-A’取的简化的透视截面图。如图IB所示，硅鳍102由光 刻掩蔽步骤以及之后的硅有源区蚀刻步骤所限定。由于硅鳍102构成器件的沟道区，硅鳍 102的尺度根据所需的最小沟道宽度及包括与数据保留时间相关的栅电介质接触区域的其 他设计因素来预先确定。隧道氧化物104形成在硅鳍102的表面上，用作浮栅106的栅氧化物。
如本领域技术人员所知，非易失性存储器的数据保留时间与形成在浮栅106和控 制栅110之间的栅电介质层108的完整性和尺度密切相关。源和漏区形成在位于控制栅110 两侧的区域112中。在本实施例中，制造了具有20nm沟道长度，6nm硅鳍厚度，以及IOnm硅 鳍宽度的非易失性存储器器件100。
图2是示出根据本发明实施例用于环绕堆叠栅鳍式场效应晶体管结构非易失性 存储器器件的形成的工艺的示范性简化工艺流程。图2所示的工艺流程进一步在图3A-3K 中示出，其中沿图IA的线A-A’，示出用于形成图1的鳍式场效应晶体管的示范性顺序工艺。
图3A是示出由预定有源鳍硅306，绝缘体304，以及硅衬底302组成的SOI衬底的 横截面图。参见图2的步骤2和图3B，限定的鳍硅306在氢气氛中以从800°C到1000°C的 温度范围退火。此氢退火步骤对于通过退火去除硅悬键和其他界面态以改进硅鳍有源区的 表面特性是必要的。
参见图3C，示出了隧道栅氧化物形成步骤。通过传统热法，使隧道栅氧化物308在 硅鳍域306的表面上生长到范围从20A到80A的厚度。取决于硅鳍域306的电阻率或掺杂 水平，阈值电压(Vt)注入步骤在隧道栅氧化物形成之后执行，以调节非易失性存储器器件 的阈值电压。
参见图3D-3F，在栅电介质层312形成于浮栅上之前，浮栅310被沉积。根据本发 明实施例，通过原位η+掺杂多晶硅技术，浮栅310被沉积到大约IOOA到500Α的厚度。尽 管如此，浮栅310也可以通过其他传统的多晶硅沉积方法来形成，然后是η+掺杂。
栅电介质层312由具有厚度约20Α到100人的氧化物/氮化物/氧化物(ONO)复 合层组成。ONO层在控制栅314沉积于其上之前顺序形成。控制栅厚约500Α到4000人。由 于ONO层的完整性和厚度能够影响非易失性存储器器件的数据保留时间，ONO层的厚度由 特定的设计目标决定。
参见图3G，执行化学机械抛光(CMP)步骤，以使控制栅314形成的不规则形貌以及 包括鳍硅区域306和浮栅310的其他下面的层均勻。CMP工艺使用有研磨作用和腐蚀性的 化学浆液，连同抛光垫和通常具有比晶片大的直径的保持环。用动态抛光头将垫和晶片压 在一起，并用塑料保持环将它们保持在适当的位置。动态抛光头以不同的旋转轴，不同的速 率旋转。这样去掉材料，并且趋向于使不规则的形貌均勻，使晶片平坦或平面的。为使整个 表面在光刻系统的场深以内，这是必要的。
图:3Η示出了栅蚀刻步骤完成后的简化的平面图(顶部)。沿线A-A’取的横截面 图在中间示出，沿线Β-Β’取的横截面图在图3Η的底侧示出。如横截面图所示，在栅蚀刻步 骤中，控制栅，ONO层，浮栅，隧道栅氧化物，以及绝缘体304的暴露部分被顺序地蚀刻。
参见图3I-3J，由氧化物/氮化物复合层组成的栅间隔物形成在包括浮栅310和控 制栅314的堆叠栅的侧壁上。栅间隔物316有两重功能一方面作为LDD间隔物，另一方面 作为用于形成抬高的源/漏区的隔离层。
在形成栅间隔物316之后，η型掺杂物离子如P (磷)或As (砷)等以约IOKeV到 20KeV的能量进行离子注入，达到约1.0E15到3. OE15离子每平方厘米的密度。这里，栅间隔 物316被用作离子注入掩模，以在鳍式有源区中栅电极两侧形成高密度的η+型源/漏区 318。而且，在形成栅间隔物316之前，η-型掺杂物以较低的能量离子注入，并达到与源/漏区318相比较低的密度，从而形成低密度η-型源/漏区。接下来，具有比低密度η-型源/ 漏区高的密度的η+型源/漏区在低密度η-型源/漏区的一部分之上形成。因此，在惰性 环境中以1000°C到1200°C执行退火步骤来激活掺杂物离子后，最终得到具有LDD (轻掺杂 漏极)结构的源/漏区。
如图I中所示，抬高的源/漏区形成。抬高或升起的源/漏区结构320由多种方法 制造，例如，在侧壁间隔物产生之后和在LDD注入之后，通过在场效应晶体管器件的源和漏 区中生长选择性外延硅层来制造。该抬高的源/漏层是在低压化学气相淀积设备(LPCVD) 的外延反应器中用硅烷和二氯硅烷的混合物或任何其他气体混合物生长的。由于采用抬高 的源/漏结构可以使串联电阻最小化，驱动电流特性得到了改进。
图4A是环绕堆叠栅鳍式场效应晶体管非易失性存储器结构的简化透视图，图4B 是示出根据本发明示范实施例的图4A的非易失性存储器结构的漏电流相对于栅电压的特 性的图。参见图4B，更好的次阈值斜率(mV/dec)因良好的浮栅比和改进的断态泄漏电流特 性而得到。而且，也观察到，通过采用上述结构，非易失性存储器器件的包括数据保留时间 和编程/擦除速度的其他特性得到了改进。
以上描述了本发明的各实施例，应理解它们仅是作为示例而提供的，而非限制。本 领域技术人员显然可以在不脱离本发明的精神和范围下作出形式和细节上的各种变化。因 此，本发明的广度和范围不应限于任何上述示范实施例，而仅应根据后附的权利要求及其 等同来限定。
权利要求
1.一种具有环绕堆叠栅鳍式场效应晶体管存储器件，所述器件包括具有第一传导类型的绝缘体上硅(SOI)衬底，所述衬底的上表面具有突出的鳍式有源区；形成在所述鳍式有源区上的隧道氧化物层；置于所述隧道氧化物层和所述衬底表面上的第一栅电极；形成在所述第一栅电极表面上的电介质复合层；形成在所述电介质复合层上并被图案化以限定环绕堆叠栅区的第二栅电极； 形成在所述堆叠栅电极侧壁上的电介质间隔物；以及 形成在鳍式有源区中第二栅电极的两侧的抬高的源/漏区。
2.根据权利要求1所述的器件，其中所述第一栅电极是通过对原位掺杂多晶硅材料掺 杂以第二传导掺杂物而形成的。
3.根据权利要求1所述的器件，其中所述隧道氧化物的厚度范围是20人到80人。
4.根据权利要求1所述的器件，其中所述电介质复合层是氧化物/氮化物/氧化物，并 且所述电介质复合层的厚度是20 A到100A。
5.根据权利要求1所述的器件，其中所述第一栅电极起浮栅的作用，所述浮栅被配置 为在施加编程电压时通过俘获电子来对数据编程。
6.根据权利要求1所述的器件，其中所述第二栅电极起控制栅的作用，所述控制栅被 配置为在施加控制电压时使所述鳍式场效应晶体管的沟道导通。
7.根据权利要求5所述的器件，其中所述编程电压具有比施加到漏区的电压高的电平。
8.根据权利要求1所述的器件，其中所述电介质间隔物是由氧化物/氮化物复合层组 成的。
9.根据权利要求1所述的器件，其中所述源/漏区被掺杂以磷离子。
10.根据权利要求9所述的器件，其中所述抬高的源/漏区是通过在所述鳍式有源区中 生长选择性外延硅层而形成的。
11.根据权利要求1所述的器件，其中所述鳍式有源区形成于离所述绝缘体的上表面 约IOOOA到约3000A的高度。
12.—种形成环绕堆叠栅鳍式场效应晶体管存储器件的方法，所述方法包括 提供具有第一传导类型的绝缘体上硅衬底；在所述绝缘体上硅衬底的预定区域上图案化鳍式有源区，所述鳍式有源区从所述衬底 的表面突出；在所述鳍式有源区上形成隧道氧化物层；在所述隧道氧化物层和所述衬底的上表面上沉积第一栅电极；在所述第一栅电极上形成电介质复合层；在所述电介质复合层上沉积第二栅电极；图案化所述第一和第二栅电极以限定环绕堆叠栅区；在所述堆叠栅电极的侧壁上形成间隔物层；在所述鳍式有源区中第二栅电极的两侧形 成抬高的源/漏区。
13.根据权利要求12所述的方法，其中所述电介质复合层是由氧化物/氮化物/氧化物复合层组成的。
14.根据权利要求12所述的方法，其中所述图案化的鳍式有源区是在氢气氛中以 800°C到1000°C退火的。
15.根据权利要求12所述的方法，其中所述隧道氧化物层接收阈值电压注入以调节所 述阈值电压。
16.根据权利要求12所述的方法还包括在图案化所述第一和第二栅电极之前执行所 述第二栅电极的化学机械抛光。
17.根据权利要求12所述的方法，其中所述间隔物层是由氧化物/氮化物复合层组成的。
18.根据权利要求12所述的方法，其中所述源/漏区包括具有低密度源/漏区和高密 度源/漏区的轻掺杂漏极(LDD)结构。
19.根据权利要求12所述的方法，其中所述抬高的源/漏区是通过在所述鳍式有源区 中生长选择性外延硅层而形成的。
20.根据权利要求12所述的方法，其中所述抬高的源/漏区被形成到离所述绝缘体的 上表面约1000A到约3000A的高度。
全文摘要
本发明提供了一种环绕堆叠栅鳍式场效应晶体管存储器件和形成方法。其中环绕堆叠栅鳍式场效应晶体管非易失性存储器结构包括具有第一传导类型的绝缘体上硅衬底，以及从该绝缘体的上表面突出的鳍式有源区。该结构还包括形成在该鳍式有源区上的隧道氧化物层，以及置于该隧道氧化物层和该绝缘体的上表面上的第一栅电极。此外，该结构包括形成在第一栅电极上的氧化物/氮化物/氧化物(ONO)复合层，以及形成在该ONO复合层上并被图案化以限定该ONO复合层的预定区域的第二栅电极。该结构还包括形成在该第二栅电极的侧壁上的电介质间隔物，以及鳍式有源区中形成在第二栅电极的两侧的源/漏区。
文档编号H01L29/788GK102034831SQ200910057968
公开日2011年4月27日 申请日期2009年9月28日 优先权日2009年9月28日
发明者李若加, 肖德元, 蒋莉, 陈国庆 申请人:中芯国际集成电路制造(上海)有限公司