非易失性存储器器件以及其制造方法和操作方法

专利名称：非易失性存储器器件以及其制造方法和操作方法
技术领域：
本发明构思的示例性实施例涉及半导体器件，例如，能够根据导电-绝缘转变特 性存储数据的非易失性存储器器件。本发明构思的示例性实施例还涉及非易失性存储器器 件的制造方法和操作方法。
背景技术：
虽然常规半导体器件的尺寸已经得到可观地减小，但是半导体器件处理的数据量 也有所增加。因此，用在半导体器件中的非易失性存储器器件的操作速度和集成密度需要 提尚。当使用具有多层结构的非易失性存储器器件时，在与具有单层结构的非易失性存 储器器件所占用的尺寸具有相同尺寸的空间中，可以堆叠更多的存储器单元。然而，制造和 操作具有多层结构的非易失性存储器器件相对复杂。

发明内容
本发明构思的至少一个示例性实施例提供了一种非易失性存储器器件，其包括 至少一个水平电极和至少一个垂直电极。所述至少一个垂直电极和所述至少一个水平电极 被设置成交叉于交叉区域。所述非易失性存储器器件还包括至少一个数据层和至少一个抗 熔层。所述至少一个数据层被设置在所述交叉区域中，并且具有导电-绝缘转变特性。所 述至少一个抗熔层与所述至少一个数据层串联连接。根据至少一些示例性实施例，所述至少一个数据层可以包含过渡金属氧化物。例 如，所述至少一个数据层可以包含氧化钒、氧化铝、氧化铋、氧化钛、氧化铌、氧化镍、氧化 铜、氧化锌、氧化锡、氧化锆、氧化硅、氧化铪、氧化钴、氧化铁或其组合物等。在更具体的示 例中，所述至少一个数据层可以包含V205、VO2, VO或其组合物。所述至少一个抗熔层可以 包括氧化物层、氮化物层、氮氧化物层或这些层的组合物。所述至少一个数据层的阈值电压 VTH可以小于所述至少一个抗熔层的击穿电压VAB。根据至少一些示例性实施例，所述至少一个抗熔层可以被插入在所述至少一个数 据层和所述至少一个水平电极之间的交叉区域中。根据至少一些示例性实施例，所述至少一个抗熔层可以被插入在所述至少一个数 据层和所述至少一个垂直电极之间的交叉区域中。所述数据层和所述抗熔层中的至少一个可以在所述交叉区域中具有图案。根据至少一些示例性实施例，所述至少一个水平电极和所述至少一个垂直电极中的一个或多个可以包括交叉区域中的一个或多个沟槽。所述至少一个数据层和所述至少一个抗熔层中的一个或者多个可以被设置在所述一个或多个沟槽中。根据至少一些示例性实施例，所述至少一个数据层和所述至少一个抗熔层中的一 个或多个可以被设置成环绕所述至少一个垂直电极。所述至少一个水平电极和所述至少一 个垂直电极可以被设置成彼此垂直相交或者基本上垂直相交。所述至少一个水平电极可以包含具有第一导电类型的第一半导体。所述至少一个 垂直电极包含具有第二导电类型的第二半导体。所述第二导电类型可以与所述第一导电类 型不同。所述至少一个水平电极、所述至少一个垂直电极、或这两者可以包含多晶硅、钨 (W)、铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、钽(Ta)、钌(Ru)、钼(Pt)、钯(Pd)、镍(Ni)、金(Au)、 银(Ag)、铍(Be)、铋(Bi)、铪(Hf)、铟(In)、锰(Mn)、铅(Pb)、铑(Rh)、铼(Re)、碲(Te)、锌 (Zn)、锆(&)、钴(Co)、铱(Ir)、其合金、其氧化物、其氮化物、其硅化物或其组合物等。本发明构思的至少一个其它的示例性实施例提供了一种非易失性存储器器件，其 包括多个水平电极，所述多个水平电极堆叠在多个层中；以及多个垂直电极，所述多个垂 直电极形成在多个行中，所述多个垂直电极被设置成与所述多个水平电极交叉于交叉区 域。所述非易失性存储器器件还包括多个数据层和多个抗熔层。所述多个数据层中的每 个被设置在对应的交叉区域中，并且具有导电-绝缘转变特性。所述多个抗熔层与多个数 据层串联连接。根据至少一些示例性实施例，所述多个数据层可以跨所述多个水平电极的堆叠层 延伸。所述多个抗熔层可以跨所述多个水平电极的堆叠层延伸。所述多个水平电极中的每 个可以包括彼此分开的多个第一水平电极和多个第二水平电极。本发明构思的至少一个其它示例性实施例提供了一种非易失性存储器器件，其包 括彼此面对的第一导电层和第二导电层。所述非易失性存储器器件还包括多个数据层和 多个抗熔层。所述多个数据层中的每个被插入在所述第一导电层和所述第二导电层之间， 并且具有导电_绝缘特性。所述多个抗熔层中的每个被插入在所述第一导电层和所述第二 导电层之间，并且连接到所述多个数据层。


从下面结合附图的具体实施方式
中，将更清楚地理解本发明构思的示例性实施 例，其中图1是根据本发明构思的示例性实施例的非易失性存储器器件的单位单元的透 视图；图2A至图2C是根据本发明构思的其他示例性实施例的非易失性存储器器件的单 位单元的透视图；图3是根据本发明构思的示例性实施例的非易失性存储器器件的透视图；图4是根据本发明构思的另一个示例性实施例的具有堆叠层结构的非易失性存 储器器件的透视图；图5是沿着图4中V-V'线截取的所示的非易失性存储器器件的剖视图；图6是根据本发明构思的另一个示例性实施例的具有堆叠层结构的非易失性存储器器件的透 视图；图7A至图7G是示出根据本发明构思的示例性实施例的制造非易失性存储器器件 的方法的透视图；图8A至图8E是示出根据本发明构思的另一个示例性实施例的制造非易失性存储 器器件的方法的透视图；图9示意性地示出根据本发明构思的示例性实施例的操作非易失性存储器器件 的方法；图10是示出根据本发明构思的示例性实施例的，由可变电阻材料形成并且包括 在非易失性存储器器件中的数据层的示例性电压-电流特性的曲线图；图11是根据本发明构思的示例性实施例的卡的框图；以及图12是根据本发明构思的示例性实施例的系统的框图。
具体实施例方式现在将详细参照附图中所示的示例性实施例。然而，本发明构思不限于下文中所 示的示例性实施例。引入这些示例性实施例，以提供对本发明构思的范围和精神的容易和 完全的理解。在附图中，为了清晰起见，夸大层和区域的厚度。应该理解的是，当诸如层、区域、或衬底的元件被称作在另一个元件“上”，“连接” 到或者“耦接”到另一个元件时，它可以直接在另一个元件上，直接连接到或直接耦接到另 一个元件，或者可以存在中间元件。相比之下，当元件被称作“直接”在另一个元件或层 “上”，“直接连接”到或者“直接耦接”到另一个元件或层时，不存在中间元件或层。类似的 附图标记始终表示类似的元件。如本文所使用的，术语“和/或”包括一个或多个相关所列 项的任意和全部组合。应该理解，虽然在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元 件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语 限制。这些术语只是用来将一个元件、组件、区域、层或部分与另一个区域、层或部分区分 开。因此，在不脱离示例性实施例的教导的情况下，以下讨论的第一元件、第一组件、第一区 域、第一层或第一部分可以被称作第二元件、第二组件、第二区域、第二层或第二部分。为了便于说明，本文中可以使用诸如“之上”、“上方”、“之下”、“下方”、“下面”等的 空间相对术语描述如图所示的一个元件或特征与其它元件或特征的关系。应该理解，这些 空间相对术语旨在包含器件在使用或操作中的除了图中所示的方位之外的不同方位。例 如，如果将图中的器件翻转，则被描述为在其它元件或特征“下方”或“之下”的元件随后将 被定位为在其它元件或特征“上方”。因此，示例性术语“上方”可以同时包括上方和下方两 个方位。器件可以按其它方式定位(旋转90度或位于其它方位)，并且相应解释本文使用 的空间相对描述符。本文使用的术语只是为了描述特定的示例性实施例，而不旨在成为限制。如本文 所使用的，除非上下文以其它方式清楚地表示，单数形式“一”旨在也包括复数形式。还应 该理解，术语“包括”和/或“包含”当在说明书中使用时，其表明存在所述特征、整体、步骤、 操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、 组件和/或其的组。
本文参照剖视图描述的示例性实施例是示例性实施例(和中间结构)的示意图。 就此而言，由于，例如制造技术和/或公差导致的示图形状的变化将在预料之中。因此，示 例性实施例不应该被理解为限于本文所示的区域的特定形状，而是可以包括由，例如制造 导致的形状的偏差。例如，通常地，示出为矩形的注入区可以具有倒圆或弯曲的特征和/或 在其边缘具有注入浓度梯度，而非从注入区到非注入区的二元变化。同样，由注入形成的掩 埋区会导致掩埋区和穿过其发生注入的表面之间的区域中出现一些注入。因此，附图所示 的区域本质上是示意性的，并且它们的形状不是旨在示出器件区域的真实形状，并且不是 旨在限制本发明构思的范围。除非以其它方式定义，否则本文使用的所有术语(包括技术和科学术语)的含义 与示例性实施例所属的本领域的普通技术人员通常理解的含义相同。还应该理解，诸如在 通用词典中定义的那些术语应该被理解为其含义与相关领域的上下文中的它们的含义一 致，并且除非特别定义，否则将不被理解为理想或过度正式的含义。下文中，参照附图描述一个或多个示例性实施例。在附图中，根据制造技术和/或 公差，可以预料到附图中的形式的变形。因此，示例性实施例不限于附图中所示的特定形 式，并且可以包括，例如在制造过程中会出现的形式变化。 图1是根据本发明构思的示例性实施例的非易失性存储器器件的单位单元的透 视图。参照图1，非易失性存储器的单位单元1包括至少一个水平电极10、至少一个垂直 电极20、至少一个数据层30和至少一个抗熔层40。下文中，术语“水平”和“垂直”用于将 电极10和20彼此区分开，而不是用于限制电极10和20。在图1的单位单元1中，水平电极10和垂直电极20被设置成彼此相交。在一个 示例中，垂直电极20设置在一对水平电极10之间，以使其垂直或基本上垂直于该一对水平 电极10(例如，相对于水平电极10垂直)。然而，示例性实施例不限于这种布置。例如，可 以以给定的、所需的或预定的角度将水平电极10和垂直电极20设置成彼此相交。图1所示的水平电极10和垂直电极20具有方柱形状；然而，示例性实施例不限于 此。更确切地讲，水平电极10和垂直电极20可以具有诸如多边形柱或圆柱的各种形状。水平电极10和垂直电极20可以由，例如，诸如外延层或多晶层的半导体层组成。 替换地，水平电极10和垂直电极20可以由包括钨(W)、铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、 钽(Ta)、钌(Ru)、钼(Pt)、钯(Pd)、镍(Ni)、金(Au)、银(Ag)、铍(Be)、铋(Bi)、铪(Hf)、铟 (In)、锰(Mn)、铅(Pb)、铑(Rh)、铼(Re)、碲(Te)、锌(Zn)、锆(&)、钴(Co)、铱(Ir)、其合 金、其氧化物、其氮化物、其硅化物、其组合物等的金属层来构成。另外，水平电极10和垂直 电极20中的每个可以由单层或多层结构形成。多层结构具有堆叠层结构。水平电极10和 垂直电极20的材料不限于以上的示例。至少根据图1所示的示例性实施例，在水平电极10和垂直电极20彼此交叉的交 叉区域中设置至少一个数据层30。更具体来讲，在图1中，数据层30被设置成沿着面对垂 直电极20的水平电极10的每个侧壁延伸。替换地，数据层30沿着形成水平电极10的垂 直电极20的每个侧壁设置。图1中所示的数据层30的形状只是示例，数据层30可以具有 其它形状，如将参照图2A至图2C更充分描述的。数据层30可以通过变化其电阻并且控制 水平电极10和垂直电极20之间的电流流动来存储数据。
数据层30可以是导电或可变电阻材料，其电阻根据施加的电压而变化。在一个示 例中，数据层30可以包含金属-绝缘转变(MIT)材料，其电阻根据施加的电压而变化。在 另一个示例中，数据层30可以包含过渡金属氧化物，例如氧化钒、氧化铝、氧化铋、氧化钛、 氧化铌、氧化镍、氧化铜、氧化锌、氧化锡、氧化锆、氧化硅、氧化铪、氧化钴、氧化铁、其组合 物等。在更具体的示例中，数据层30可以包含^05、￥02、VO或其组合物。替换地，数据层30可以包含相变电阻材料或硫族化合物，其中，所述相变电阻材 料根据相变电阻材料的晶体状态而具有高阻状态和低阻状态。上述数据层30的材料只是 示例，示例性实 施例不限于此。当数据层30是导电层时，会在水平电极10和垂直电极20之间形成二极管结，由 此导致其间的整流特性。在该示例中，水平电极10可以包含第一导电类型的第一半导体， 而垂直电极20可以包含第二导电类型的第二半导体。第二导电类型会与第一导电类型不 同。在一个示例中，第一导电类型和第二导电类型可以分别是η型和ρ型，或者相反。仍然参照图1，可以在水平电极10和垂直电极20彼此交叉的每个交叉区域中可选 地设置抗熔层40。在图1所示的示例性实施例中，抗熔层40插入在每个水平电极10和对 应的数据层30之间。垂直电极20和数据层30彼此电连接。更详细地参照图1，每个抗熔层40被设置成沿着面对垂直电极20的对应的水平 电极10中的一个的侧壁延伸。然而，抗熔层40可以设置在垂直电极20的侧壁上。数据层 30和抗熔层40的位置只是示例，示例性实施例不限于此。例如，数据层30和抗熔层40的 位置可以颠倒。在一个示例中，数据层30和抗熔层40可以分别与水平电极10和垂直电极 20相邻。在该示例中，水平电极10和数据层30可以彼此电连接。数据层30和抗熔层40 的相对位置可以应用到其它示例性实施例中，以下将更详细地描述这些示例性实施例。虽 然没有示出，但是可以在数据层30和抗熔层40之间插入包含导电材料(例如，金属)的导 电层。导电层可以用作电极。仍然参照图1，抗熔层40可以用作抗熔断器。例如，抗熔层40中的每个可以包含 响应于施加的电压而失去绝缘性的绝缘材料。因此，非易失性存储器器件可以用作一次性 可编程(OTP)存储器，这是因为抗熔层40材料的绝缘性没有恢复。OTP存储器可以用于需 要相对大的存储容量的产品中。根据至少一些示例性实施例，抗熔层40可以包含氧化物、 氮化物、氮氧化物或其组合。抗熔层40可以包含氧化硅、氮化硅、氮氧化硅或其组合。另 夕卜，抗熔层40可以包含过渡金属氧化物，例如氧化铝、氧化钽、氧化铪、氧化镧、氧化铋、氧 化钛、氧化铌、氧化镍、氧化铜、氧化锌、氧化锡、氧化锆、氧化钴、氧化铁或其组合。抗熔层40 可以是包括以上材料中的任一种的单层、包括堆叠的多个单层的多层结构、或者包括至少 两种上述材料的多个复合层结构。用于形成抗熔层40的材料只是示例，并且示例性实施例 不限于此。图2A至图2C是根据本发明构思的其它示例性实施例的非易失性存储器器件的单 位单元的透视图。图2A至图2C中所示的单位单元la、lb和Ic与图1中所示的单位单元 1类似，因此将不再重复其一些细节。根据图2A中所示的示例性实施例，单位单元Ia可以包括一个或多个图案化的数 据层30a，以及一个或多个图案化的抗熔层40a。如图2A中所示，单位单元Ia包括在水平电极IOa和垂直电极20a彼此交叉的交叉区域处设置的图案化数据层30a和图案化抗熔层40a。在该示例中，图案化数据层30a和 图案化抗熔层40a的宽度与垂直电极20a的宽度相同或者基本上相同。根据图2B中所示的示例，单位单元Ib中包括的水平电极IOb和垂直电极20b中 的一个或多个可以包括沟槽T。在该示例中，数据层30b和抗熔层40b中的一个或多个可以 设置在沟槽T中。具体如2B中所示，沟槽形成在每个水平电极IOb中，并且数据层30b和抗熔层40b 设置在每个沟槽T中。虽然没有示出，但是垂直电极20b可以包括沟槽T，并且数据层30b 和抗熔层40b中的一个或多个可以设置在沟槽T中。另外，虽然没有示出，但是水平电极IOb和垂直电极20b都可以包括沟槽T。在该 示例中，数据层30b和抗熔层40b中的一个可以设置在水平电极IOb的沟槽T中，数据层 30b和抗熔层40b中的另一个可以设置在垂直电极20b的沟槽T中。在至少该示例性实施 例中，水平电极IOb和垂直电极20b彼此电绝缘。根据图2C所示的示例性实施例，单位单元Ic可以包括环绕垂直电极20c的数据 层30c和抗熔层40c。虽然没有示出，但是数据层30c和抗熔层40c可以被设置成环绕每个 水平电极10c。具体如图2C所示，数据层30c和抗熔层40c环绕垂直电极20c。如上所述，参照图1至图2C描述的单位单元l、la、lb和Ic中包括的元件只是示 例，本发明的构思不限于此。可以组合这些元件的特性。图3是根据本发明构思的示例性实施例的非易失性存储器器件的透视图。在图3 中，非易失性存储器器件100包括二维布置的多个单位单元1。然而，示例性实施例不限于 此，并且图2A至图2C中的单位单元la、lb和Ic或其组合可以包括在非易失性存储器器件 100 中。更具体地，参照图3，非易失性存储器器件100包括多个水平电极10、多个垂直电 极20、多个数据层30和多个抗熔层40。水平电极10和垂直电极20被设置成彼此相交。例如，垂直电极20被设置在成对 的水平电极10之间，以相对于水平电极10保持垂直或者以给定、所需或预定的角度彼此相 交。可以根据水平电极10的数量和长度合适地选择垂直电极20。另外，图3所示的水平电 极10和垂直电极20的数量只是示例，并且示例性实施例不限于此。另外，在图3所示的示 例性实施例中，水平电极10和垂直电极20被形成为方柱，然而，示例性实施例不限于此。仍然参照图3，在水平电极10和垂直电极20彼此交叉的交叉区域中设置数据层 30。例如，在图3中，数据层30被设置成沿着每个水平电极10的侧壁延伸。所示出的数据 层30只是示例，并且其可以具有各种形式，如参照图1至图2C所描述的。 可选地，可以在水平电极10和每个对应的数据层30之间插入抗熔层40。在图3 所示的示例性实施例中，抗熔层40也被设置成沿着水平电极10的侧壁延伸。所示出的抗 熔层40只是示例，并且可以具有各种形式，如参照图1至图2C所描述的。另外，如上所述， 数据层30和抗熔层40的位置可以颠倒。根据至少该示例性实施例的非易失性存储器器件100包括多个存储器单元。在该 示例中，水平电极10用作字线，并且垂直电极20用作位线。然而，水平电极10可以用作位 线并且垂直电极20可以用作字线。下文中，更详细地描述非易失性存储器器件100的示例性构造和操作， 其中，水平电极10用作字线。仍然参照图3，水平电极10包括彼此分隔开的第一水平电极11和第二水平电极 12。第一水平电极11电连接到第一字线50a，而第二水平电极12电连接到第二字线50b。 第一字线50a和第二字线50b设置在第一水平电极11和第二水平电极12的相对侧。例 如，第一字线50a连接到第一水平电极11的第一端，而第二字线50b连接到第二水平电极 12的第二端。在非易失性存储器器件100中，第一水平电极11和第二水平电极12中的一个、垂 直电极20和设置在其间的数据层30可以形成如参照图1至图2C所述的存储器单元。可 以分别通过第一字线50a和第二字线50b访问第一水平电极11和第二水平电极12。因此， 可以通过选择第一字线50a和第二字线50b中的一个和垂直电极20来实现对存储器单元 的访问。在一个示例中，通过向第一字线50a或第二字线50b施加编程电压并且向垂直电 极20施加编程电压，对非易失性存储器器件100的存储器单元进行编程。在该示例中，编 程电压大于抗熔层40的阈值电压，并且抗熔层40的绝缘特性局部丧失。在一个示例中，当 在垂直电极20与第一水平电极11或第二水平电极12之间相对靠近地设置抗熔层40时， 电流集中造成抗熔层40中局部丧失抗熔层40的绝缘性。因此，与受损的抗熔层40相邻的 数据层30是导电的，因此可以被编程。在另一个示例中，通过向第一字线50a或第二字线50b施加读电压并且向垂直电 极20施加读电压，读取存储器单元。在该示例中，读电压小于抗熔层40的阈值电压和编程 电压，但是大于数据层30的阈值电压。因此，电流通过与抗熔层40相邻的数据层30在水 平电极10和垂直电极20之间流动，所述抗熔层40的绝缘性由于编程电压而丧失，因此读 取存储器单元。图4是根据本发明构思的另一个示例性实施例的具有堆叠层结构的非易失性存 储器器件200的透视图。图5是沿着图4中的V-V'线截取的剖视图。非易失性存储器器 件200包括图1所示的单位单元1，并且与图3中的非易失性存储器器件100类似。因此， 将不再重复其一些细节。但是，包括图1中的单位单元1的非易失性存储器器件200只是 示例，示例性实施例不限于此。非易失性存储器器件200可以包括图2A至图2C中的单位 单元la、Ib和Ic中的任一个。 参照图4和图5，非易失性存储器器件200包括多个水平电极10、多个垂直电极20 和多个数据层30。多个水平电极10由多个堆叠层形成。多个垂直电极20形成为多行，以 在交叉区域中与多个水平电极10交叉。多个数据层30设置在多个水平电极10和多个垂 直电极20彼此交叉的交叉区域中。非易失性存储器器件200可以可选地包括多个水平电极10中的每个和对应的数 据层30之间插入的抗熔层40。图4和图5所示的示例性实施例包括可选的抗熔层40。如 上所述，替换地，抗熔层40可以插入在多个垂直电极20中的每个与对应的数据层30之间。仍然参照图4和图5，非易失性存储器器件200由堆叠成多层的图3中的多个非易 失性存储器器件100形成。更具体来讲，非易失性存储器器件200包括相互交替堆叠的第 一导电层13和绝缘层14。因此，多个水平电极10 (例如，第一水平电极11和第二水平电极 12)可以由第一导电层13和插入在第一导电层13之间的绝缘层14形成，由此形成多个堆叠层。相似地，可以由第一导电层13和插入在第一导电层13之间的绝缘层14来形成第一 字线50a和第二字线50b，由此形成多个堆叠层。每层中的第一水平电极11和第二水平电 极1 2可以按以上与参照图3描述的方式相同的方式或基本相同的方式相互分离。类似地， 每层中的第一字线50a和第二字线50b还可以按与参照图3描述的方式相同的方式或基本 相同的方式相互分离。仍然参照图4和图5，垂直电极20跨第一水平电极11和第二水平电极12的堆叠 层延伸。因此，由设置在每个不同层中的第一水平电极11和第二水平电极12的堆叠来共 用垂直电极20。数据层30跨第一水平电极11和第二水平电极12的堆叠层延伸。另外，如图4所 示，数据层30还延伸到第一字线50a和第二字线50b的侧壁上。在一个示例中，数据层30 是环绕每行中的垂直电极20的外壁的方管的形式。如上所述，参照图1至图2C，数据层30 可以具有各种形式。仍然参照图4和图5，抗熔层40跨第一水平电极11和第二水平电极12的堆叠层 延伸。抗熔层40还延伸到第一字线50a和第二字线50b的侧壁上。在一个示例中，抗熔层 40环绕数据层30，由此具有环绕在每行中设置的数据层30和/或垂直电极20的外壁的方 管的形式。如上所述，参照图1至图2C，抗熔层40可以具有各种形式。另外，数据层30和 抗熔层40的位置可以颠倒。可以从图3中的非易失性存储器器件100的操作推导出根据至少该示例性实施例 的非易失性存储器器件200的示例性操作。通过增加存储器单元的数量，例如，第一水平电 极11和第二水平电极12的数量或堆叠层的数量，根据至少该示例性实施例的非易失性存 储器器件200的容量可以相对容易地增大。因此，根据示例性实施例的非易失性存储器器 件200可以在相同的平面或者基本相同的平面内具有相对高的集成度，因此，可以更适合 用作相对高容量和/或相关高集成度的产品。图6是根据本发明构思的另一个示例性实施例的具有堆叠层结构的非易失性存 储器器件的透视图。图6所示的非易失性存储器器件300与图4中的非易失性存储器器件 200类似，因此将不再重复其一些细节。参照图6所示的示例性实施例，垂直电极22具有圆柱形形式并且数据层32被设 置成环绕垂直电极22。因此，数据层32填充第一水平电极11和第二水平电极12之间的间 隙，并且垂直电极22陷到数据层32中。另外，如上所述，抗熔层42形成在数据层32与第 一水平电极11之间，以及数据层32与第二水平电极12之间。数据层32和抗熔层42的位 置可以颠倒。图7A至图7G是根据本构思的示例性实施例的制造非易失性存储器器件的方法的 透视图。参照图7A，多个第一导电层13和多个绝缘层14相互交替堆叠。第一导电层13 可以由，例如，诸如外延层或多晶硅层的半导体层或金属形成。示例性金属包括钨(W)、 铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、钽(Ta)、钌(Ru)、钼(Pt)、钯(Pd)、镍(Ni)、金(Au)、 银(Ag)、铍(Be)、铋(Bi)、铪(Hf)、铟(In)、锰(Mn)、铅(Pb)、铑(Rh)、铼(Re)、碲(Te)、锌 (Zn)、锆(&)、钴(Co)、铱(Ir)、其合金、其氧化物、其氮化物、其硅化物、或者其组合物。第 一导电层13可以掺杂有第一导电类型杂质，例如，η型杂质或ρ型杂质。
参照图7B，多个沟槽15形成在第一导电层13和绝缘层14中。可以使用光刻工艺 和/或蚀刻工艺形成沟槽15。沿着沟槽15的侧壁设置成多行的第一导电层13的部分被识 别为图7F中的第一水平电极11和第二水平电极12。此外，沿着沟槽15的端部设置的第一 导电层13的部分被识别为图7F中的第一字线50a和第二字线50b。因此，根据第一水平电 极11和第二水平电极12以及第一字线50a和第二字线50b的宽度和数量，形成合适数量 的沟槽15。参照图 7C，抗熔层40形成在每个沟槽15中。在该示例中，每个抗熔层40被形成 为跨第一导电层13的内侧壁延伸，并且具有给定、所需或预定的厚度，以部分(例如，不完 全)填充沟槽15。抗熔层40可以是氧化物层、氮化物层、氮氧化物层或这些层的组合，并且 可以包含用于形成抗熔断器的材料。仍然参照图7C，数据层30被形成在每个沟槽15中的每个抗熔层40上。在该示例 中，数据层30跨第一导电层13的内侧壁延伸并且具有给定、所需或预定的厚度，以部分填 充(例如，不完全填充)沟槽15。参照图7D，第二导电层16形成在数据层30上，以填充沟槽15。如图7E所示，第 二导电层16形成垂直电极20。第二导电层16可以由诸如外延层或多晶硅层的半导体层， 或金属形成，如参照第一导电层13所描述的。第二导电层16可以由与第一导电层13相同 或基本上相同，或不同的材料形成。另外，第二导电层16可以掺杂有第二导电类型杂质，第 二导电类型杂质与第一导电层13的第一导电类型杂质相反。可以通过使用化学气相沉积 形成半导体层或金属层，并且将半导体层或金属层平面化，从而形成第二导电层16。可以使 用回蚀工艺或化学机械抛光(CMP)执行平面化。仍然参照图7E，将第二导电层16图案化，以形成多个垂直电极20。可以使用光刻 工艺和/或蚀刻工艺执行图案化。可以将多个垂直电极20图案化，以使其彼此电隔离或电绝缘。参照图7F，第一导电层13中的每个被适当地分离，以限定第一水平电极11和第二 水平电极12，以及第一字线50a和第二字线50b。第一字线50a连接到第一水平电极11， 但是与第二水平电极12分离。第二字线50b连接到第二水平电极12，但是与第一水平电 极11分离。例如，可以通过在图7E中的结构中在第一水平电极11和第二字线50b之间， 以及第二水平电极12和第一字线50a之间，形成图7F的结构。可以使用光刻工艺和/或 蚀刻工艺执行切割。参照图7G，第一导电层13和绝缘层14被图案化为具有阶梯结构。在阶梯结构中， 暴露了第一导电层13。可以使用光刻工艺和/或蚀刻工艺执行多次图案化。形成阶梯结 构的次序只是示例，并且示例性实施例不限于此。例如，可以在如图7B所示的第一导电层 13和绝缘层14中形成多个沟槽之前、之后或紧跟在其之后，执行形成阶梯结构。在第一导 电层13的暴露部分上，形成接触件60，该接触件60电连接到在阶梯结构的每个台阶中暴 露的第一导电层13。第一字线50a和第二字线50b，以及第一水平电极11和第二水平电极 12通过接触件60电连接到外部(例如，外部装置或设备)。图8A至图8E是示出根据本发明构思的另一个示例性实施例的制造非易失性存储 器器件的方法的透视图。根据至少该示例性实施例的制造方法与图7A至图7G中所示的制 造方法类似，因此在此将不再重复一些描述。例如，可以在图7A和图7B所示的制造操作之后跟随图8A所示的制造操作。 参照图8A，抗熔层42形成在沟槽15中。每个抗熔层42跨第一导电层13的内侧 壁延伸，并且具有给定、所需或预定的厚度，以部分填充(例如，没有完全填充)沟槽15。数 据层32形成在抗熔层42上，以完全填充沟槽15。可以使用，例如，气相沉积法和平面化工 艺形成数据层32。可以通过使用回蚀工艺或CMP执行平面化工艺。参照图8B，数据层32被图案化，在数据层32中形成多个孔35。可以使用光刻工 艺和/或蚀刻工艺形成孔35。在该示例中，孔35具有圆形或基本上圆形的形式。然而，示 例性实施例不限于此，并且这些孔35可以具有多边形或椭圆形的形式。参照图8C，垂直电极22形成在数据层32上。在一个示例中，可以通过使用化学气 相沉积将导电材料填充在孔35中并且将孔35平面化，从而形成垂直电极22。垂直电极22 可以包括第二导电类型杂质。参照图8D，第一导电层13中的每个被适当地分离，以限定第一水平电极11和第二 水平电极12，以及第一字线50a和第二字线50b。第一字线50a连接到第一水平电极11，但 是与第二水平电极12分离。第二字线50b连接到第二水平电极12，但是与第一水平电极 11分离。参照图8E，第一导电层13和绝缘层14被图案化成具有阶梯结构。在阶梯结构中， 暴露第一导电层13。可以使用光刻技术和/或蚀刻工艺来多次执行图案化。在第一导电层 13的暴露部分上，形成接触件60，接触件60电连接到在阶梯结构的每个台阶中暴露的第一 导电层13。第一字线50a和第二字线50b，以及第一水平电极11和第二水平电极12通过 接触件60电连接到外部(例如，外部装置或设备)。根据图7A至图7G，以及图8A至图8E所示的制造方法，可以同时地或者并发地形 成具有堆叠层结构的存储器单元。因此，可以通过简化制造操作降低制造成本。下文中，将描述根据本发明构思的示例性实施例的非易失性存储器器件的示例性 操作。在该示例中，在非易失性存储器器件中包括的数据层30由可变电阻材料形成。根据 该示例性实施例的非易失性存储器器件中包括的数据层30和抗熔层40彼此串联连接。当 外部电压施加到数据层30和抗熔层40时，施加到数据层30的电压Vd和施加到抗熔层40 的电压Va通过以下示出的公式1表示。公式1Vd = VRd/ (Rd+Ra)，Va = VRa/ (Rd+Ra)在公式1中，Rd和Ra分别是数据层30和抗熔层40的电阻，V是施加的外部电压。另外，抗熔层40的编程电压Vp和击穿电压Vab之间的关系、数据层30的编程电压 Vp和阈值电压Vth之间的关系、以及数据层30的阈值电压Vth和击穿电压Vab之间的关系通 过以下示出的公式2表示。公式2VAB ^ VPRA/ (RD+RA),VTH < VPRD/ (RD+RA),VTH < VAB另外，数据层30的阈值电压Vth和读电压Vk之间的关系通过以下示出的公式3表
公式3VE/2 < Vth < Ve在公式3中，数据层30的阈值电压Vth的下限VK/2和上限Vk处于3级读操作。然 而，本发明的构思不限于此。例如，在4级读操作中，数据层30的阈值电压Vth的下限和上 限可以分别变为VK/3和2VK/3，或者分别变为2VK/3和\。可以选择数据层30和抗熔层40 的厚度、材料类型、接触区域或形式以满足以上的公式。图9是示意性示出根据本发明构思的示例性实施例的非易失性存储器器件的示 例性操作的视图。参照图9，以上所述的单位单元设置在字线W/L和位线B/L彼此交叉的区域中。可 以，例如，通过向单位单元施加编程电压对部分单位单元进行编程。根据至少该示例性实施 例，响应于编程电压，抗熔层的绝缘性丧失。在该示例中，如上所述，编程电压Vp大于抗熔 层的击穿电压Vt在图9中，第一单位单元X、第二单位单元Y和第三单位单元Z被编程， 而其它单位单元没有被编程。然后，施加读电压V以读取第一单位单元X。在至少该示例性实施例中，示出的是 3级读操作，其中向非读单位单元施加读电压V的一半。然而，本发明的构思不限于此。读 电压V被施加到经过第一单位单元X的字线W/L和位线B/L。例如，大小为“V”和“0”的电 压可以分别被施加到经过第一单位单元X的字线W/L和位线B/L。另外，读电压V的一半 (例如，大小为“V/2”的电压)被施加到不经过第一单位单元X的字线W/L和位线B/L。因 此，对于第二单位单元Y，大小为“V/2”和“0”电压分别施加到字线W/L和位线B/L。结果， “V/2”的电压被施加到第二单位单元Y。另外，对于第三单位单元Z，大小为“V”和“V/2”的 电压分别被施加到字线W/L和位线B/L。结果，“V/2”的电压被施加到第三单位单元Z。此 夕卜，对于没有被编程的单位单元，“V/2”的电压被施加到所有字线W/L和位线B/L。结果， “0”的电压被施加到没有被编程的单位单元。因为第一单位单元X、第二单位单元Y和第三 单位单元Z被编程，所以抗熔层40的绝缘性被打破。然而，如上所述，因为数据层30具有 大于2/V的阈值电压Vth，数据层30用作第一单位单元X中的导电层，而数据层30用作第 二单位单元Y和第三单位单元Z中的绝缘层。因此，在第一单位单元X中可以得到存储器 功能。图10是示出根据本发明构思的示例性实施例的，由可变电阻材料形成并且包括 在非易失性存储器器件中的数据层的示例性电压_电流特性的曲线图。参照图10，在施加到可变电阻材料的电压达到阈值电压Vth之前，电流接近0，并且 由于电压增加导致电流的极小变化。换言之，例如，可变电阻材料在阈值电压Vth被施加之 前具有绝缘性。当施加到可变电阻材料的电压达到阈值电压Vth时，电流相对显著增加，并 且可变电阻材料具有导电-绝缘转变特性或者金属-绝缘转变(MIT)特性。因此，在施加 阈值电压Vth之后，可变电阻材料具有导电性。流动的电流对应于施加的电流。在诸如氧化 钒、V2O5, VO2和/或VO的过渡金属氧化物中部分示出了这种电流_电压特性。例如，当所 述可变电阻材料包括V2O5时，在阈值电压Vth之前示出的绝缘性相对良好(例如，优良)，并 且示出的导电_绝缘转变性是相对窄的电压范围。当去除了施加的电压，可变电阻材料可 以再次具有绝缘性。虽然没有示出，但是当电压从阈值电压Vth开始降低时，可变电阻材料的电流-电压特性会形成磁滞回路。图11是根据本发明构思的示例性实施例的卡的框图。参照图11，控制器510和存储器520被设置成用于向/从彼此发送/接收电信号。在一个示例中，存储器520响应于来自控制器510的命令向控制器510发送数据。存储器 520可以包括根据本发明构思的示例性实施例的非易失性存储器器件100。根据各种示例 性实施例的非易失性存储器器件可以被设置成具有对应于逻辑门设计的NAND或NOR结构 阵列。这种NAND和NOR阵列在本领域中通常是已知的。设置成多行和多列的存储器阵列 可以具有一个或多个存储器阵列组(bank)(未示出)，这都是本领域已知的。存储卡5000 还可以包括常规的用于驱动存储器阵列组(未示出)的组件或元件，例如，常规的行解码器 (未示出)、列解码器(未示出)、输入/输出(I/O)缓冲器(未示出)和/或控制电阻材料 (未示出)，这都是本领域已知的。存储卡5000可以用于存储器器件中，例如，诸如存储棒 卡、智能媒体(SM)卡、安全数字(SD)卡、微型SD卡、多媒体卡(MMC)等的存储卡。图12是根据本发明构思的示例性实施例的系统的框图。参照图12，系统6000包括控制器610、输入/输出设备620、存储器630和接口 640。系统6000可以是发送和/或接收数据的移动系统或系统。移动系统可以是个人数 字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、数字音乐播放器、存储卡 等。控制器610可以执行软件程序并且控制系统6000。控制器610可以是微处理器、数字 信号处理器、微控制器等。输入/输出设备620可以用于输入或输出系统6000的数据。系 统6000使用输入/输出设备620连接到外部装置，例如，个人计算机或网络，以向外部装置 发送数据/从外部装置接收数据。输入/输出设备620可以是小键盘、键盘、显示器等。存 储器630可以存储用于操作控制器610的代码和/或数据，和/或可以存储由控制器610处 理的数据。存储器630可以包括根据本发明构思的一个或多个示例性实施例的非易失性存 储器器件。接口 640可以是系统6000和外部装置之间的数据传输路径。控制器610、输入 /输出设备620、存储器630和接口 640通过总线650相互通信。例如，系统6000可以用于 或者合并到移动电话、MP3播放器、导航系统、便携式多媒体播放器(PMP)、固态盘(SSD)或 家用设备等。上述是示例性实施例的示例，并且将不被理解为是本发明构思的限制。虽然已经 描述了示例性实施例，但是本领域的这些普通技术人员将容易理解到，在实质上不脱离示 例性实施例的新颖性教导和优点的情况下，一些修改在示例性实施例中是可行的。因此，所 有这类修改旨在被包括在权利要求的范围内。示例性实施例由所附的权利要求限定，权利 要求的等价物也被包括在内。
权利要求
1.一种非易失性存储器器件，包括至少一个水平电极；至少一个垂直电极，所述至少一个垂直电极被设置成与所述至少一个水平电极交叉于 交叉区域；至少一个数据层，所述至少一个数据层被设置在所述交叉区域中，并且具有导电-绝 缘转变特性；以及至少一个抗熔层，所述至少一个抗熔层与所述至少一个数据层串联连接。
2.根据权利要求1所述的非易失性存储器器件，其中，所述至少一个数据层包含过渡 金属氧化物。
3.根据权利要求1所述的非易失性存储器器件，其中，所述至少一个数据层包含氧化 钒、氧化铝、氧化铋、氧化钛、氧化铌、氧化镍、氧化铜、氧化锌、氧化锡、氧化锆、氧化硅、氧化 铪、氧化钴、氧化铁或其组合物。
4.根据权利要求1所述的非易失性存储器器件，其中，所述至少一个数据层包含V205、 VO2、VO或其组合物。
5.根据权利要求1所述的非易失性存储器器件，其中，所述至少一个抗熔层包括氧化 物层、氮化物层、氮氧化物层或其组合物。
6.根据权利要求1所述的非易失性存储器器件，其中，所述至少一个数据层的阈值电 压小于所述至少一个抗熔层的击穿电压。
7.根据权利要求1所述的非易失性存储器器件，其中，所述至少一个抗熔层被插入在 所述至少一个数据层和所述至少一个水平电极之间的交叉区域中。
8.根据权利要求1所述的非易失性存储器器件，其中，所述至少一个抗熔层被插入在 所述至少一个数据层和所述至少一个垂直电极之间的交叉区域中。
9.根据权利要求1所述的非易失性存储器器件，其中，所述至少一个数据层和所述至 少一个抗熔层中的至少一个在所述交叉区域中具有图案。
10.根据权利要求1所述的非易失性存储器器件，其中，所述至少一个水平电极和所述 至少一个垂直电极中的至少一个包括所述交叉区域中形成的一个或多个沟槽，并且其中所述至少一个数据层和所述至少一个抗熔层中的至少一个被设置在所述一个或多个 沟槽中。
11.根据权利要求1所述的非易失性存储器器件，其中，所述至少一个数据层和所述至 少一个抗熔层中的至少一个被设置成环绕所述至少一个垂直电极。
12.根据权利要求1所述的非易失性存储器器件，其中，所述至少一个水平电极和所述 至少一个垂直电极被设置成彼此以直角相交。
13.根据权利要求1所述的非易失性存储器器件，其中，所述至少一个水平电极包含具 有第一导电类型的第一半导体。
14.根据权利要求13所述的非易失性存储器器件，其中，所述至少一个垂直电极包含 具有第二导电类型的第二半导体，所述第二导电类型与所述第一导电类型不同。
15.根据权利要求1所述的非易失性存储器器件，其中，所述至少一个水平电极和所 述至少一个垂直电极中的至少一个包含多晶硅、钨(W)、铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、 钽(Ta)、钌(Ru)、钼(Pt)、钯(Pd)、镍(Ni)、金(Au)、银(Ag)、铍(Be)、铋(Bi)、铪(Hf)、铟an)、锰(Mn)、铅(Pb)、铑(Rh)、铼(Re)、碲(Te)、锌(Si)、锆⑶、钴(Co)、铱(Ir)、其合 金、其氧化物、其氮化物、其硅化物或其组合物等。
16.一种非易失性存储器器件，包括多个水平电极，所述多个水平电极堆叠成多个层；多个垂直电极，所述多个垂直电极形成为多个行，所述多个垂直电极与所述多个水平 电极交叉于交叉区域；多个数据层，所述多个数据层中的每个被设置在对应的交叉区域中，并且具有导 电-绝缘转变特性；以及多个抗熔层，所述多个抗熔层中的每个与对应的数据层串联连接。
17.根据权利要求16所述的非易失性存储器器件，其中，所述多个数据层跨所述多个 水平电极的堆叠层延伸。
18.根据权利要求16所述的非易失性存储器器件，其中，所述多个抗熔层跨所述多个 水平电极的堆叠层延伸。
19.根据权利要求16所述的非易失性存储器器件，其中，所述多个水平电极中的每个 包括彼此分开的多个第一水平电极和多个第二水平电极。
20.一种非易失性存储器器件，包括第一导电层和第二导电层，所述第一导电层和第二导电层彼此面对；多个数据层，所述多个数据层中的每个被插入在所述第一导电层和所述第二导电层之 间，并且具有导电-绝缘特性；以及多个抗熔层，所述多个抗熔层中的每个被插入在所述第一导电层和所述第二导电层之 间，并且连接到所述多个数据层。
全文摘要
本发明公开了非易失性存储器器件以及其制造方法和操作方法。一种非易失性存储器器件，其包括至少一个水平电极；至少一个垂直电极，所述至少一个垂直电极被设置成与所述至少一个水平电极交叉于交叉区域；至少一个数据层，所述至少一个数据层被设置在所述交叉区域中，并且具有导电-绝缘转变特性；以及至少一个抗熔层，所述至少一个抗熔层与所述至少一个数据层串联连接。
文档编号H01L27/24GK102074650SQ20101051070
公开日2011年5月25日 申请日期2010年10月13日 优先权日2009年11月17日
发明者赵重来, 金德起 申请人:三星电子株式会社