专利名称：具有电器件和复合膜的电路系统的制作方法
技术领域：
本发明涉及一种具有电器件和复合膜的电路系统，所述电器件具有电路结构化的金属层，所述复合膜具有电路结构化的逻辑金属层和电路结构化的功率金属层以及在这些层之间具有电绝缘膜。所述电器件例如可以是指功率半导体模块的衬底或功率半导体器件或类似器件。
背景技术：
例如，由申请人的DE 103 55 925 B4或由申请人的DE 10 2005 053398 B4公知这样的电路系统。根据DE 103 55 925 B4，复合膜具有接触球头和镀通连接部(镀通孔)。 所述复合膜通过超声波焊接与设置在衬底上的功率半导体器件和间距元件持久地连接。根据所提到的DE 102005 053 398 B4，复合膜构造有用于接触连接至少一个功率半导体器件的接触球头，并且在电路结构化的逻辑金属层与电路结构化的功率金属层之间，设置有镀通连接部。在各个镀通连接部的区域中，复合膜的电绝缘层在不具有逻辑金属层的区域上构造有留空部(Aussparimg)。细线材延伸穿过不具有逻辑金属层的区域以及延伸穿过绝缘膜的留空部，并通过键合部位与电路结构化的逻辑金属层以及与功率金属层接触连接。例如同样由US 5，422，515公知一种半导体模块，其具有键合的细线材，用于连接设置在衬底上的功率半导体器件。然而，键合连接件经常会出现问题。同样地，公知的电路系统的操作可靠性还尚无法满足期望。此外，经常需要很大的支出，并且在其制造过程中需要昂贵的金属化方法，以便完成期望的镀通连接部。
发明内容
在对现有状况有所认识的情况下，本发明基于如下任务，S卩，完成一种开头所述类型的电路系统，在所述电路系统中，镀通连接部(镀通孔)可以被简单地制造，并且能以适当的方式直接在芯片连接工艺过程中被实现。根据本发明，该任务通过权利要求1的特征以如下方式得以解决，即，电路结构化的功率金属层和绝缘膜构造有凹部，将逻辑金属层穿过该凹部压入贴靠在电器件的电路结构化的金属层上，并且复合膜的逻辑金属层与电器件的金属层导电连接。如已经提及地，电器件可以是指例如功率半导体模块的电构件的衬底，或者是指功率半导体器件。导电连接可以是指材料锁合的连接或力锁合的连接。该材料锁合的连接可以例如通过压力烧结来实现。根据本发明的电路系统具有如下优点，S卩，朝向复合膜的外侧，也就是朝向电路结构化的逻辑金属层，不存在开口，而湿气可能通过这样的开口从外面进入电路系统中，从而直接地并且即刻就获得密封的电路系统，例如密封的功率半导体模块。如上面所引用的DE 10 2005 053 398 B4所公开的那样，将镀通连接部(镀通孔) 以绝缘材料覆盖的过程根据本发明以有利的方式即为多余的。根据本发明的电路系统的其他优点见于根据本发明的电路系统的价格低廉的制造方案；各个导电连接的高可靠性； 以及例如能够以共同的方法来装配芯片状的功率半导体器件以及相应的镀通连接部(镀通孑L)。为了优化材料锁合的连接，优选为了优化压力烧结连接，已证实适当的是在凹部的区域中，电路结构化的逻辑金属层在面朝衬底的侧上例如设有银层。可以用于相同的目的的是例如衬底或功率半导体器件的电器件的电路结构化的金属层在表面上例如设有银合金层。所述银合金层可以是银/金合金层。优选的是，复合膜的电路结构化的逻辑金属层是铜层，复合膜的电路结构化的功率金属层适当地为铝层，并且电绝缘膜优选为聚酰亚胺层。不言而喻地，也可以考虑其他金属组合及膜材料。电器件是指衬底，然后该衬底的电路结构化的金属层优选地为铜层。在衬底的背朝电路结构化的金属层的侧上，优选地设置有全平面式的金属层，该金属层优选由铜组成。 该全平面式的金属层可以用于将电路系统平面式地布置在冷却构件上，从而将在电路系统中产生的耗损热量引出到冷却构件中。
其他细节、特征和优点由下面对根据本发明的电路系统的构造的在附图中示意地并未忠实于比例示出的部段的说明来获得，其中，应理解为本发明并不受到所示实施例的限制，而是由权利要求来加以限定。其中图1示出电路系统的构造方案的剖切视图，其中，复合膜被与衬底相距地示出，以及图2示出处于经压力烧结的最终状态下的依照图1的电路系统。
具体实施例方式图1示出电路系统的构造方案，具有衬底10和与衬底10相距地示出的复合膜12。 衬底10在其面朝12的侧上具有电路结构化的金属层14，并且在其背朝复合膜的侧上具有全平面式的金属层16。复合膜12具有电绝缘膜18。电绝缘膜18在面朝衬底10的侧上具有电路结构化的功率金属层20，并且在背朝衬底的侧上具有电路结构化的逻辑金属层22。电路结构化的功率金属层20和复合膜12的电绝缘膜18分别构造有凹部M。电绝缘膜18中及金属层 20中的凹部M可以是同样大的或是不同样大的。凹部M的边缘可以是一致的或彼此不同的。在凹部M的区域中，电路结构化的逻辑金属层22在面朝衬底10的侧上设有银层26。 衬底10的电路结构化的金属层14在表面上设有银合金层观。同样地，衬底10的全平面式的金属层16设有银合金层28。为了镀通连接，将逻辑金属层22穿过凹部M压入，直至逻辑金属层22贴靠在衬底10的电路结构化的金属层14上或贴靠在设置于金属层14处的银合金层观上。同时例如进行压力烧结，以便使电路结构化的逻辑金属层22与衬底10的电路结构化的金属层14 导电连接。例如借助压力烧结过程的该导电连接在图2中由彼此相向的箭头30表示。
相同的细节在图1和2中以相同的参考标号来标示，从而不必在结合图2再次详细地介绍所有的细节。如已提及的那样，可以通过任意其他的材料锁合的连接来实现压力烧结过程。也可以制造力锁合的连接来代替材料锁合的连接。在图1和2中绘出复合膜12，复合膜12构造有凹部对，复合膜12的逻辑金属层 22被压入凹部M中。不言而喻地，也可以使用如下的复合膜12，其中，逻辑金属层22在侧向上超出绝缘膜18的边缘和功率金属层20的边缘，从而逻辑金属层22的超出部分与电器件10材料锁合地优选通过压力烧结导电连接，或者力锁合地导电连接，所述电器件10诸如衬底或功率半导体器件等的金属层。附图标记列表
10电器件
12复合膜
14(10上的)电路结构化的金属层
16(10上的)全平面式的金属层
18(12的)电绝缘膜
20(18上的)电路结构化的功率金属层
22(18上的)电路结构化的逻辑金属层
24OO禾Π 18中的)凹部
26(在M中在22上的)银层
28(14上的)银合金层
30(22的在14上的)箭头/导电连接
权利要求
1.具有电器件(10)和复合膜(12)的电路系统，所述电器件(10)具有电路结构化的金属层(14)，所述复合膜(12)具有电路结构化的逻辑金属层02)和电路结构化的功率金属层00)以及在所述功率金属层OO)与所述逻辑金属层02)之间的电绝缘膜(18)，其特征在于，电路结构化的所述功率金属层OO)和所述电绝缘膜(18)构造有凹部(M)，将所述逻辑金属层02)穿过所述凹部04)压入贴靠在所述电器件(10)的所述电路结构化的金属层(14)上，并且所述逻辑金属层02)与所述电器件(10)的所述电路结构化的金属层(14) 导电连接。
2.根据权利要求1所述的电路系统，其特征在于，在所述凹部04)的区域中，电路结构化的所述逻辑金属层0 在面朝所述衬底(10) 的侧上设置有银层06)。
3.根据权利要求1所述的电路系统，其特征在于，所述衬底(10)的所述电路结构化的金属层(14)在表面上设有银合金层08)。
4.根据权利要求1所述的电路系统，其特征在于，电路结构化的所述逻辑金属层02)是铜层，电路结构化的所述功率金属层OO)是铝层，并且所述塑料膜(18)是聚酰亚胺膜。
5.根据权利要求1所述的电路系统，其特征在于，所述电器件(10)的所述电路结构化的金属层(14)是铜层。
6.根据权利要求1所述的电路系统，其特征在于，在所述电器件(10)的背朝所述电路结构化的金属层(14)的侧上，设有全平面式的金属层(16)。
7.根据权利要求6所述的电路系统，其特征在于，所述全平面式的金属层(16)是铜层。
全文摘要
介绍了一种具有电器件(10)和复合膜(12)的电路系统。电器件(10)具有电路结构化的金属层(14)。复合膜(12)具有电路结构化的逻辑金属层(22)和电路结构化的功率金属层(20)以及在功率金属层(20)与逻辑金属层(22)之间的电绝缘膜(18)。电路结构化的功率金属层(20)和电绝缘膜(18)构造有凹部(24)。将逻辑金属层(22)穿过凹部(24)压入贴靠在电器件(10)的电路结构化的金属层(14)上。该逻辑金属层(22)与电器件(10)的电路结构化的金属层(14)导电连接。根据本发明的电路系统使得镀通连接部可以被简单地制造，并且能以适当的方式直接在芯片连接工艺过程中被实现。
文档编号H01L23/485GK102201393SQ20111007736
公开日2011年9月28日 申请日期2011年3月24日 优先权日2010年3月24日
发明者乌尔里希·扎格鲍姆, 于尔根·温迪施曼, 海科·布拉姆 申请人:赛米控电子股份有限公司