专利名称：用于半导体装置的接垫结构的制作方法
用于半导体装置的接垫结构技术领域
本发明大体上与一种半导体装置有关，更特定而言，其关于一种集成电路的接垫结构。
背景技术：
现今技术已知，如要形成一芯片封装结构，在组装流程中必须将集成电路芯片接合在如导线架(Ieadframe)或封装基板等芯片载体上。集成电路芯片接合在芯片载体上后会再进行一打线步骤。于此打线工艺期间，接合导线会被逐一地接合在集成电路芯片的各个接垫或输出入(I/O)接垫上，而接合导线的另一端则接合在芯片载体的引脚、接垫或指部结构上。
一般来说，打线工艺含有下列步骤。首先，于打线机焊针的打线尖端形成一初始球体，所述初始球体会被压接在芯片的接垫上。其后，所述焊针会向上移到离所述受压接球体一预定高度的位置，而后所述焊针会再移至芯片载体的一接合位置处，藉此使打线电性与机械性地连接所述芯片接垫与芯片载体。
目前业界中广泛地将低介电值(low-k)与/或超低介电值介电材用在金属间介电层(inter-metal dielectric, I MD)中，以减少RC延迟与寄生电容。然而随着介电常数的减少，介电材的强度亦随着降低。因此许多的低介电值介电材都很容易裂开，并缺少承受打线接合期间施加在接垫上的应力所需的强度。举例而言，目前打线工艺期间已观察到了许多因接垫脱层以及所述接垫下方的介电材强度不足等原因所导致的接垫偏移等现象
故此，目前业界需要一种可承受打线接合工艺时施加在其上应力的改良式接垫结构，以 解决先前技术中存在的接垫脱层以及接垫偏移等问题。发明内容
本发明的其中一目的即在于提供一种改良的接垫结构，以解决前述先前技术中存在的问题。
根据本发明实施例，接垫结构包含有一半导体基材，其上具有多个金属间介电层， 所述金属间介电层包含有至少一最上层金属间介电层；一可接合金属垫层，设于一接垫形成区域范围内的所述最上层金属间介电层的表面上；一保护性钝化层，覆盖住所述可接合金属垫层的外围以及所述最上层金属间介电层的表面；以及多个导孔插塞，设于所述接垫形成区域的一环形区域范围内的所述最上层金属间介电层中，其中所述导孔插塞不形成于所述接垫形成区域的一中央区域范围内。
无疑地，本发明的这类目的与其它目的在阅者读过下文以多种图示与绘图来描述的较佳实施例细节说明后将变得更为显见。
本说明书含有附图并于文中构成了本说明书的一部分，俾使阅者对本发明实施例有进一步的了解。所述图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在所述图不中图1为一截面示意图，其表示出根据本发明实施例一制作在接垫形成区域中的接垫结构；以及图2为根据本发明实施例接垫结构的顶视图。须注意本说明书中的所有图示皆为图例性质。为了清楚与方便图标说明缘故，图标中的各部件在尺寸与比例上可能会被夸大或缩小地呈现。图中相同的参考符号一般而言会用来标示修改后或不同实施例中对应或类似的 特征。其中，附图标记说明如下22接触插塞层 110 保护性钝化层24/26a/26b 镶嵌铜结构 IlOa 开口28导孔插塞150 三维空间30可接合金属垫层200 接垫形成区域40打线202 中央区域100半导体基材 204 环形区域102/104/106/108 金属间介电层 300 接垫结构106a碳化硅盖层 110 保护性钝化层
具体实施例方式在下文的细节描述中，组件符号会被用来标示在随附的图示中成为其中的一部份，并且以可实行所述实施例的特例描述方式来表示。这类实施例会说明足够的细节俾使所属领域中的一般技艺人士得以具以实施。者须了解到本发明中亦可实行其它的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，反而，其中所包含的实施例将由随附的权利要求项来加以界定。现在请参照图1与图2。图1为一截面示意图，其表示出根据本发明实施例一制作在接垫形成区域200中的接垫结构300。图2为根据本发明实施例所述接垫结构300的顶视图。如图1与图2所示，发明中提供有一半导体基材100，如硅基材。半导体基材100的主表面上层迭有多个金属间介电层102 108。所述金属间介电层102 108可包含氧化娃、氮化娃、氮氧化娃、碳化娃、磷娃玻璃(phosphosilicate glass, PSG)、硼磷娃玻璃(borophosphosilicate, BPSG)、或领域中习知的低介电值或超高介电值介电材。如图1所示，接垫形成区域200范围内的金属间介电层108顶面上具有一可接合金属垫层30 (如招垫)，在某些例子中其可能为重布层(re-distributed layer, RDL)的一部份。在形成可接合金属垫层30后，一保护性钝化层110 (如氮化硅、聚酰亚胺、或任何合适的钝化材质)会被用来覆盖在可接合金属垫层30与金属间介电层108的顶面上。其后，于保护性钝化层110中形成一开口 110a，以裸露出部分的可接合金属垫层30。其后，打线40会经由所述开口 I IOa接在可接合金属垫层30的裸露面上。如先前所提到的，在打线接合工艺期间，施加在可接合金属垫层30上的应力可能会造成接垫偏移等问题。本案申请人已发现铜-碳化硅盖层界面处的铝离析现象可能在上述接垫偏移问题中扮演重要的角色。为了避免此问题，根据本发明实施例，位于接垫形成区域200的中央区域202范围内的可接合金属垫层30正下方的三维空间150中(图中以虚线来表示)将不会形成有任何互连结构。如图1与图2所示，接垫结构300包含一位在金属间介电层108上的可接合金属垫层30、多个制作在所述金属间介电层108中的导孔插塞28，以将可接合金属垫层30耦接至下层制作在金属间介电层106中的第二层镶嵌铜结构26a与26b。金属间介电层106中可具有一碳化硅盖层106a。根据本发明实施例，接垫形成区域200的中央区域202周围的环形区域204范围中可制作有多个导孔插塞28。根据本发明实施例，镶嵌铜结构26b可为一环形铜质层，而镶嵌铜结构26b可包含多个铜质导孔插塞。金属间介电层104中可形成类似的环形镶嵌铜结构24。金属间介电层102中可具有一接触插塞层22。阅者应了解在某些实施例中，接触插塞层22可以省去，也应了解在某些实施例中，金属间介电层104中的镶嵌铜结构24可以省去。
使用本发明的好处在于因为接垫形成区域200的中央区域202范围内的可接合金属垫层30正下方的三维空间150中不会形成有互连结构(特别是镶嵌铜结构)，因而可以避免接垫偏移等问题。本案申请人已发现到藉由不在接垫形成区域200的中央区域202范围内的可接合金属垫层30正下方的三维空间150中形成导孔插塞28与镶嵌铜结构的作法将可避免铜-碳化硅盖层界面的铝离析现象，并大幅改善金属间介电层间的整合度以及其间的接合强度(特别是碳化硅盖层106a与金属间介电层106其它部位间)。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种接垫结构，其特征在于，包含有 一半导体基材，其上具有多个金属间介电层，所述金属间介电层包含有至少一最上层金属间介电层； 一可接合金属垫层，设于一接垫形成区域范围内的所述最上层金属间介电层的表面上； 一保护性钝化层，覆盖住所述可接合金属垫层的外围以及所述最上层金属间介电层的表面；以及 多个导孔插塞，设于所述接垫形成区域的一环形区域范围内的所述最上层金属间介电层中，其中所述导孔插塞不形成于所述接垫形成区域的一中央区域范围内。
2.如权利要求1所述的接垫结构，其特征在于，位于所述接垫形成区域的中央区域内的所述可接合金属垫层正下方的一三维立体空间内不会形成有任何的互连结构。
3.如权利要求2所述的接垫结构，其特征在于，所述互连结构为镶嵌铜结构。
4.如权利要求3所述的接垫结构，其特征在于，所述最上层金属间介电层直接层迭于一碳化娃盖层上。
5.如权利要求4所述的接垫结构，其特征在于，藉由不要在所述接垫形成区域的中央区域内的所述可接合金属垫层正下方的三维立体空间内形成任何的互连结构的作法可避免铜-碳化硅界面的铝离析问题。
6.如权利要求1所述的接垫结构，其特征在于，所述金属间介电层包含有氧化硅、氮化硅、氮氧化硅、碳化硅、磷硅玻璃、硼磷硅玻璃、或低介电值或超高介电值的介电材。
7.如权利要求1所述的接垫结构，其特征在于，所述可接合的金属垫层包含有铝。
8.如权利要求1所述的接垫结构，其特征在于，所述可接合金属垫层亦为一重布层的一部份。
9.如权利要求1所述的接垫结构，其特征在于，另包含有一环形的镶嵌铜结构。
全文摘要
本发明公开了一种接垫结构，其包含有一半导体基材，其上具有多个金属间介电层，所述金属间介电层包含有至少一最上层金属间介电层；一可接合金属垫层，设于一接垫形成区域范围内的所述最上层金属间介电层的表面上；一保护性钝化层，覆盖住所述可接合金属垫层的外围以及所述最上层金属间介电层的表面；以及多个导孔插塞，设于所述接垫形成区域的一环形区域范围内的所述最上层金属间介电层中，其中所述导孔插塞不形成于所述接垫形成区域的一中央区域范围内。
文档编号H01L23/49GK103000611SQ20111034002
公开日2013年3月27日 申请日期2011年11月1日 优先权日2011年9月18日
发明者黄则尧, 陈逸男, 刘献文 申请人:南亚科技股份有限公司