专利名称：隧道晶体管的制作方法
隧道晶体管
背景技术：
非易失性存储器技术在不断进步并已达到三维(3D)阵列可能是获得要求的高密度的最佳选择的地步。具有大的正向电流一逆向电流比的开关器件能更容易地实现存储单元的3D层叠。多数标准半导体开关不提供需要的比，并可能需要与存储器件制造不相容的高温处理。因此，仍然需要新的开关器件。
发明内容
本公开的一特定实施例是一种晶体管，包括源极；漏极；栅极区，该栅极区包括 栅极、岛以及栅极氧化物，其中栅极氧化物位于栅极和岛之间；并且栅极和岛相互作用地彼此耦合；以及源极阻挡层和漏极阻挡层，其中源极阻挡层将源极与栅极区隔开并且漏极阻挡层将漏极与栅极区隔开。本公开的另一实施例是一种存储器阵列，该存储器阵列包括第一存储器阵列层， 其包括多个存储器单元，每个存储器单元具有电耦合于存储元件的晶体管；以及第二存储器阵列层，其包括多个存储器单元，每个存储器单元具有电耦合于存储元件的晶体管，其中晶体管包括源极、漏极、栅极区，所述栅极区包括栅极、岛以及栅极氧化物，其中栅极氧化物位于栅极和岛之间；并且栅极和岛相互作用地彼此耦合；以及源极阻挡层和漏极阻挡层，其中源极阻挡层将源极与栅极区隔开并且漏极阻挡层将漏极与栅极区隔开。本公开的又一特定实施例是一种晶体管，包括源极；漏极；栅极区的，该栅极区包括栅极、岛以及栅极氧化物，其中栅极氧化物位于栅极和岛之间；并且栅极和岛相互作用地彼此耦合；以及源极阻挡层和漏极阻挡层，其中源极阻挡层将源极与栅极区隔开并且漏极阻挡层将漏极与栅极区隔开，并且其中源极阻挡层和漏极阻挡层在接近岛的地方比它们接近栅极的地方更薄。通过阅读以下详细描述，这些以及各个其他特征和优点将是显而易见的。附图
简述考虑以下结合附图对本公开的各个实施例的详细描述，可更完整地理解本公开， 在附图中图I是所披露的晶体管的示例性实施例的示意图。图2A和2B分别是没有偏压且不施加栅极电势(图2A)、具有偏压且不施加栅极电势(图2B)以及不具有偏压且施加栅极电势(图2C)的电能带排列的示意图；图3是所披露的具有垂直结构的晶体管的示例性实施例的示意图；以及图4是说明性3D存储器阵列的分解立体示意图。这些附图不一定按比例示出。附图中所使用的相同数字表示相同组件。然而，应当理解，在给定附图中使用数字表示组件并不旨在限制在另一附图中用相同数字标记的组件。详细描述本公开涉及开关器件一更具体地是晶体管一的各实施例。
在以下描述中，参考形成本说明书一部分的一组附图，其中通过图示示出了若干具体实施例。应当理解，构想并可作出其他实施例而不背离本公开的范围或精神。因此，以下详细描述不采取限制性含义。本文中所提供的任何定义用于方便理解本文中频繁使用的某些术语，而不旨在限制本公开的范围。除非另外指示，否则在说明书和权利要求书中使用的表示特征大小、量和物理性质的所有数字应当理解为在任何情况下均由术语“约”修饰。因此，除非相反地指出，否则在上述说明书和所附权利要求中阐明的数值参数是近似值，这些近似值可利用本文中公开的教示根据本领域技术人员所寻求获得的期望性质而变化。如本说明书和所附权利要求书中所使用的，单数形式“一”、“一个”和“该”涵盖具有复数引用物的实施例，除非该内容另外明确地指出。如本说明书和所附权利要求书中所使用的，术语“或”一般以包括“和/或”的含义来使用，除非该内容另外明确地指出。尽管本公开不限于此，但通过讨论以下所提供的示例将获得对本公开的各个方面的理解。图IA示出一示例性晶体管100,该晶体管100包括源极110、漏极120、栅极区130、 源极阻挡层115和漏极阻挡层125。尽管本文中未示出，然而晶体管100可形成在衬底上或衬底内。一般来说，栅极区130可位于源极110和漏极120之间。所披露的晶体管还包括源极阻挡层115和漏极阻挡层125。源极阻挡层115将源极与栅极区130隔开,而漏极阻挡层125将漏极与栅极区130隔开。源极阻挡层115和漏极阻挡层125可分别物理地将源极 110和漏极120与栅极区130隔开，分别电气地将源极110和漏极120与栅极区130隔开， 或者分别物理地和电气地将源极110和漏极120与栅极区130隔开。图IB描述了更具体地示出栅极区130的另一示例性晶体管100。该栅极区130可更专门地包括岛140、栅极氧化物150和栅极160。总地来说，栅极氧化物150可位于岛140 和栅极160之间。栅极氧化物150能物理地将岛140和栅极160隔开，能电气地将岛140 和栅极160隔开，或物理地和电气地将岛140和栅极160隔开。在一个实施例中，栅极160、 栅极氧化物150和岛140可沿垂直(或正交)于源极110和漏极120相对于栅极区130的相对位置的方向层叠。栅极160和岛140相互作用地彼此耦合。在一些实施例中，栅极160通过栅极氧化物150相互作用地耦合于岛140。“相互作用耦合的”两个结构一般表示这两个结构关联于它们的性质。在一些实施例中，两个结构(例如栅极160和岛140)可相互作用地电耦合， 这意味着这两个结构的电性质是关联的。例如，将正电荷施加于其中一个结构能在另一结构中引发负电荷。在一些实施例中，将电荷(正电荷或负电荷)施加于栅极160能使相反的电荷(负电荷或正电荷)集聚在岛140最接近栅极160的区域。在一些实施例中，在栅极上施加偏压能在接近栅极氧化物的区域内产生电荷载流子(电子或空穴)的聚集。这种电荷载流子的聚集耗尽相对端的岛区域内的电荷载流子。因此，该耗尽区的能带结构可能改变,这导致能垒增大。源极110和漏极120可总地由η型掺杂或P型掺杂的硅(Si)构成。源极110和漏极120通常要么都是η型掺杂的娃，要么都是P型掺杂的硅。栅极160可一般由金属、金属氧化物或多晶硅构成。可用于构造栅极160的示例性金属可包括具有合适带隙的金属，例如钽、钨、氮化钽和氮化钛。可用于构造栅极160的示例性金属氧化物可包括氧化钌、SrRu03、〇&仙03和(Sr，Ca)Ru03。在将多晶硅用于构造栅极160的实施例中，多晶硅可以是高度掺杂的多晶硅。栅极氧化物150通常可由二氧化硅(SiO2)或(相比SiO2)具有高介电常数(k) 的材料制成。示例性高k材料可包括二氧化锆(ZrO2)、氧化钇(Y2O3)、二氧化铪(HfO2)和氮氧化硅(SiOxNy)。也可利用高k材料(例如前面列出的那些)的固溶体作为栅极氧化物。 源极阻挡层115和漏极阻挡层125通常可由SiO2或(相比SiO2)具有高介电常数(k)的材料制成。示例性高k材料可包括Zr02、Y2O3> HfO2和SiOxNy。也可利用高k材料(例如前面列出的那些)的固溶体构造源极阻挡层115和漏极阻挡层125。岛140—般可由具有特定载流子浓度水平的适当掺杂硅制成，在一些实施例中，可将硅掺杂至变性的程度。岛140 — 般可由η或P型掺杂的硅或半导体氧化物制成。示例性半导体氧化物可包括氧化锡(SnO)、 非化学当量氧化锡(Sn2O3)以及氧化铟(In2O3)。也可利用半导体氧化物(例如前面列出的那些)的固溶体作为岛140。在一些实施例中，栅极160可由变性的多晶硅制成。在一些实施例中，栅极氧化物 150可由SiO2制成。在一些实施例中，源极阻挡层115和漏极阻挡层125可由SiO2制成。 在一些实施例中，岛140可由掺杂硅制成。在一些实施例中，栅极160可由变性多晶硅制成；栅极氧化物150可由SiO2制成；源极阻挡层115和漏极阻挡层125可由SiO2制成；而岛140可由惨杂的Si制成。本文公开的晶体管利用金属氧化物半导体场效应管(MOSFET)。图2Α示出当偏压为OV且栅极电势为OV时，示例性晶体管的能带图。对栅极不施加任何电势(或施加低于阈值电压的电势)，由于电势垒高(如势能的高度所示)，沿任一方向在源极和漏极之间具有很小的导电或者没有导电，即便岛(中间的区域)的能垒很低也是如此。图2Β示出当偏压大于OV且栅极电势为OV(或低于阈值电压)时，示例性晶体管的能带图。如这里所见， 漏极阻挡层的电势垒仍然起到阻断隧穿电流的作用，即使从漏极至源极，它是电气下斜的。图2C示出当偏压为OV而栅极电势等于或高于阈值电压时，示例性晶体管的能带图。由于相互作用耦合的栅极和岛，正栅极电位的施加造成岛中的电子被抽向栅极氧化物。 这进而降低了从源极至漏极的电子隧穿的势垒。这在图2C中由岛的增大能级所表示。当栅极电势高于和低于阈值电压时，阻挡层物理厚度的大差异产生正向电流和逆向电流之间的大比率。在一些实施例中，源极阻挡层和漏极阻挡层可具有可变的厚度。在一些实施例中， 源极阻挡层和漏极阻挡层在接近岛的地方比接近栅极的地方更薄。如图IB所示，源极阻挡层115 (例如)在其将源极110与岛140隔开的地方比其将源极110与栅极160隔开的地方更薄。在一些实施例中，源极阻挡层115和漏极阻挡层125可具有一厚度，该厚度在接近岛140的位置比其接近栅极160的位置薄2倍的因数。该可变厚度可通过构成源极阻挡层和漏极阻挡层的前体材料的离子减薄来形成。使源极阻挡层和漏极阻挡层在接近岛的位置比接近栅极的位置更薄能形成其中存在隧穿电流的更薄沟道。这能防止大量泄漏电流通过靠近栅极氧化物的区域。图3描述了所公开晶体管的另一示例性实施例。该示例性晶体管300通常可包括如上所述的相同部件源极310、漏极320、包含由栅极氧化物350隔开的栅极360和岛340 的栅极区330、源极阻挡层315和漏极阻挡层325。部件的材料和特性一般与前述那些相同。 源极310、源极阻挡层315、岛340、漏极阻挡层325和漏极320可特征化为层叠的。在一个实施例中，这些部件可以垂直结构在衬底上层叠。栅极区330可层叠在前面提到的层叠部件的一部分上，以使源极阻挡层315和漏极阻挡层325分别将源极310和漏极320与栅极区330隔开。在一示例性实施例中，至少栅极区330的岛340接触源极阻挡层315和漏极阻挡层325。在另一示例性实施例中，仅栅极区330的岛340接触源极阻挡层315和漏极阻挡层325并且栅极氧化物350和栅极360可相对于剩余的叠层产生位移。在该实施例中， 栅极360可接触栅极氧化物350，而不是源极阻挡层315或漏极阻挡层325。在一些实施例中，栅极360可接触栅极氧化物350，但不接触晶体管300的任意其它部件(除了衬底，如果有的话)。该示例性晶体管可产生(比图IA和IB所示实施例)更大的结面和电流，这将导致大的正向电流密度。在一些实施例中，例如图3所示实施例，源极阻挡层可以但不一定比漏极阻挡层更厚。具有不同厚度的源极阻挡层和漏极阻挡层可用来补偿可能存在的不同结面积(相比图3所示示例性实施例中的漏极阻挡层325与源极阻挡层315的面积)。图4是示例性3D存储器阵列200的分解立体示意图。3D存储器阵列200可包括多个存储器阵列层210、211、212和213，这些阵列层顺序地层叠以形成存储器阵列200。3D 存储器阵列200也可选择地包括基极电路层202。每个存储器阵列层210、211、212和213 可电耦合于基底电路层202。每个存储器阵列层210、211、212和213可包括多个存储器单元220，该存储器单元220包括如前所述电耦合于存储元件224的晶体管222。每个存储器单元220可位于构成交叉点架构的行线和列线的交叉位置。存储元件224可以是自旋力矩转移随机存取存储器(STRAM)或阻性随机存取存储器(PRAM)元件。多个存储器阵列层210、211、212和213可层叠成共面配置，其中各个层彼此电气隔绝。多个存储器阵列层210、211、212和213中的每一个电耦合于基底电路层202 并由基底电路层202运作。由此，披露了隧道晶体管的实施例。上述实现及其他实现在以下权利要求书的范围内。本领域技术人员应当理解，本公开可用除所公开的实施例以外的实施例来实施。所公开的实施例出于说明而非限制的目的而呈现，并且本公开仅由所附权利要求书来限定。
权利要求
1.一种晶体管，包括源极；漏极；栅极区，所述栅极区包括栅极；岛；以及栅极氧化物，所述栅极氧化物位于栅极和岛之间；而所述栅极和岛可相互作用地彼此耦合；以及源极阻挡层和漏极阻挡层，所述源极阻挡层将所述源极与所述栅极区隔开而所述漏极阻挡层将所述漏极与所述栅极区隔开。
2.如权利要求I所述的晶体管，其特征在于，所述源极阻挡层和漏极阻挡层具有可变的厚度。
3.如权利要求2所述的晶体管，其特征在于，所述源极阻挡层和漏极阻挡层在接近所述岛的地方比接近所述栅极的地方更薄。
4.如权利要求I所述的晶体管，其特征在于，所述源极和漏极包括η或P型掺杂的硅。
5.如权利要求I所述的晶体管，其特征在于，所述栅极包括金属、金属氧化物或多晶硅。
6.如权利要求I所述的晶体管，其特征在于，所述栅极氧化物包括SiO2或具有高介电常数的材料。
7.如权利要求6所述的晶体管，其特征在于，所述栅极氧化物包括Zr02、Y203、HfO2, SiOxNy或其固溶体。
8.如权利要求I所述的晶体管，其特征在于，所述源极阻挡层和漏极阻挡层独立地包括SiO2或具有高介电常数的材料。
9.如权利要求8所述的晶体管，其特征在于，所述源极阻挡层和漏极阻挡层独立地包括 ZrO2、Y2O3、HfO2、SiOxNy 或其固溶体。
10.如权利要求I所述的晶体管，其特征在于，所述岛包括η或P型掺杂的硅或半导体氧化物。
11.如权利要求10所述的晶体管，其特征在于，所述岛包括SnO、Sn2O3>In2O3或其固溶体。
12.如权利要求I所述的晶体管，其特征在于，所述源极、源极阻挡层、岛、漏极阻挡层和漏极被层叠在衬底上。
13.如权利要求12所述的晶体管，其特征在于，所述源极阻挡层比所述漏极阻挡层更厚。
14.如权利要求12所述的晶体管，其特征在于，至少所述栅极区的岛接触所述源极阻挡层和所述漏极阻挡层。
15.如权利要求14所述的晶体管，其特征在于，所述栅极仅接触栅极氧化物。
16.—种存储器阵列,包括包括多个存储器单元的第一存储器阵列层，每个存储器单元包括电耦合于存储元件的晶体管；以及包括多个存储器单元的第二存储器阵列层，每个存储器单元包括电耦合于存储元件的晶体管，其中所述晶体管包括源极；漏极；栅极区，所述栅极区包括栅极；岛；以及栅极氧化物，所述栅极氧化物位于栅极和岛之间；而所述栅极和岛可相互作用地彼此耦合；以及源极阻挡层和漏极阻挡层，所述源极阻挡层将所述源极与所述栅极区隔开而所述漏极阻挡层将所述漏极与所述栅极区隔开。
17.如权利要求16所述的存储器阵列，其特征在于，所述源极阻挡层和漏极阻挡层在接近所述岛的地方比接近所述栅极的地方更薄。
18.如权利要求16所述的存储器阵列，其特征在于，所述第一存储器阵列层和所述第二存储器阵列层包括存储器单元的多个行和列。
19.如权利要求16所述的存储器阵列，其特征在于，还包括顺序地层叠以形成存储器阵列的三个或更多个存储器阵列层。
20.—种晶体管,包括源极；漏极；栅极区，所述栅极区包括栅极；岛；以及栅极氧化物，所述栅极氧化物位于栅极和岛之间；而所述栅极和岛可相互作用地彼此耦合；以及源极阻挡层和漏极阻挡层，其中所述源极阻挡层将所述源极与所述栅极区隔开而所述漏极阻挡层将所述漏极与所述与所述栅极区隔开，并且所述源极阻挡层和所述漏极阻挡层在接近所述岛的地方比接近所述栅极的地方更薄。
全文摘要
一种晶体管，包括源极；漏极；栅极区，所述栅极区包括栅极、岛以及栅极氧化物，其中栅极氧化物位于栅极和岛之间；并且栅极和岛相互作用地彼此耦合；以及源极阻挡层和漏极阻挡层，其中源极阻挡层将源极与栅极区分开并且漏极阻挡层将漏极与栅极分开。
文档编号H01L27/105GK102610645SQ201110444279
公开日2012年7月25日 申请日期2011年12月16日 优先权日2010年12月17日
发明者C·贝多亚, I·金, M·希格特, V·维斯亚纳詹, 田伟 申请人:希捷科技有限公司