专利名称：一种新型场效应晶体管单元的制作方法
技术领域：
本实用新型属于半导体技术领域，涉及一种新型场效应晶体管单元。
背景技术：
SOI LDMOS器件由于其较小的体积、重量，较高的工作频率、温度和较强的抗辐照能力，较低的成本和较高的可靠性，作为无触点高频功率电子开关或功率放大器、驱动器在智能电力电子、高温环境电力电子、空间电力电子、交通工具电力电子和射频通信等技术领域具有广泛应用。常规的SOI nLDMOS是在SOl衬底的η漂移区上形成场氧化层；在近源极端采用双离子注入多晶硅白对准掺杂技术形成短沟道nMOSFET及多晶硅栅场板，附加ρ+ 离子注入掺杂实现p-we 1接触；由多晶硅栅引出栅极金属引线，n+P+区引出源极金属引线；在近漏极端通过磷离子注入掺杂形成η型缓冲区，在该掺杂区进行大剂量高能磷、砷离子注入形成漏极区并引出金属漏极。该SOI LDMOS器件导通时，其导电沟道位于顶层正表面，且为横向沟道，栅场板覆盖于较厚的栅氧化层上，导致通态电流向漂移区正表面集中， 扩展电阻大，漂移区电导调制效应不均勻，通态电阻大，通态压降高，通态电流小，而通态功耗高，器件工作效率低，温升快，不利于提高器件和系统可靠性、节省能源与保护环境。
发明内容本实用新型的目的在于针对现有技术的不足，提供一种具有纵向沟道、纵向栅场板、台阶式体漏极和场终止缓冲区的SOI LDMOS单元。该器件单元在导通态时，漂移区电流被引导沿漂移区纵向均勻分布，明显改善扩展电阻、电导调制效应均勻性，从而显著改善 SOI LDMOS器件通态电流、压降、功耗和断态耐压等性能及耐高温等可靠性。为解决上述技术问题，主要采取以下技术方案一种新型场效应晶体管单元，包括半导体基片，氧化扩散层、隐埋氧化层、隐埋氧化层将所述半导体基片分为上下两部分，所述下部为衬底，所述上部为顶层半导体；顶层半导体上设置栅极、源极、漂移区、漏极、沟道层，所述的栅极、源极短接；在半导体基片的硅片两面设正极面铝钛镍银金属层、负极面铝钛镍银金属层，所述栅极嵌入正极面铝钛镍银金属层的底面，所述漏极接触负极面铝钛镍银金属层的顶面；该晶体管单元还具有一个源-基体接触沟槽；沟道层为P-ZNO薄膜，源极和漏极是掺杂浓度为IO15 1022CM_3的 N-ZNO薄膜。一种新型场效应晶体管单元，包括半导体基片，隐埋氧化层将所述半导体基片分为上下两部分，所述下部为衬底，所述上部为顶层半导体。优选的，顶层半导体的一侧设置成一个缓冲区，另一侧具有深槽，所述槽的槽壁设置一纵向栅介质层。进一步的，所述纵向栅介质层的顶层半导体上表面设置一阱区，所述纵向栅介质
层一侧设置一源区。在所述缓冲区的内部远离纵向栅介质层一侧设置一个浅槽，所述浅槽中远离栅介质层一侧设置一个深槽。[0009]本实用新型由于将集成SOI LDMOS的沟道方向由横向变为纵向，增加了纵向栅场板，同时将表面漏极变为体漏极，横向栅场板被源场板取代，并且采用了场终止缓冲区，一方面消除了器件导通时通态电流向漂移区正表面集中的不良效应，降低了扩展电阻，改善了漂移区电导调制效应，提高了态电流，降低了通态电阻和通态压降，从而降低了通态功耗；另一方面可以以较短的漂移区获得较高的断态耐压，显著减弱器件层纵向断态耐压限制，将器件断态时的纵向压降基本上转移到隐埋氧化层上，减小芯片面积，改善器件耐高温特性。本实用新型采用MOS工艺结构设计制造，根据MOC场效应晶体管P沟道器件效应原理，设计成柵-源短路新型结构。正向导通压降小、正向导通功耗及发热量小、电流通过能力强、反向漏电流小、反向高温特性好和具有较强抗静电抗雷电能力。本实用新型公开的 ZNO基透明场效应晶体管，包括衬底、沟道、源极、漏极、栅绝缘层、栅极和接触电极，其特征是沟道层为P-ZNO薄膜，源极和漏极是掺杂浓度为IO19 IO21CM-3的N-ZNO薄膜。该场效应晶体管采用透明的ZNO材料作场效应晶体管的沟道层和源、漏极，避免了 SI薄膜晶体管中光电子漏电流对其工作状态的影响，增加了器件的灵敏度，并且能同时工作在光学和电学模式下。ZNO薄膜的载流子迁移率比其他目前已经知道对可见光透明的半导体材料要大得多，并且具有耐高温、抗辐射性强等优点，使该场效应晶体管可以适用于高温，强辐射的环境。
图1为本实用新型的单元结构截面示意图；图2为本实用新型的单元结构版图示意图。
具体实施方式
以下结合附图及实施例，对本实用新型的技术方案进行详细的阐述。如图1和图2所示，为解决上述技术问题，主要采取以下技术方案一种新型场效应晶体管单元，包括半导体基片，氧化扩散层、隐埋氧化层、隐埋氧化层将所述半导体基片分为上下两部分，所述下部为衬底，所述上部为顶层半导体；顶层半导体上设置栅极、源极、漂移区、漏极、沟道层，所述的栅极、源极短接；在半导体基片的硅片两面设正极面铝钛镍银金属层、负极面铝钛镍银金属层，所述栅极嵌入正极面铝钛镍银金属层的底面，所述漏极接触负极面铝钛镍银金属层的顶面；该晶体管单元还具有一个源-基体接触沟槽；沟道层为P-ZNO薄膜，源极和漏极是掺杂浓度为IO15 1022CM_3的 N-ZNO薄膜。一种纵向沟道SOI LDMOS单元包括半导体基片，隐埋氧化层2将半导体基片分为上下两部分，其中下部为衬底1、上部为顶层半导体12。顶层半导体12的一侧设置成一个同型较重掺杂半导体区作为LDMOS的缓冲区14，另一侧刻蚀成一个深槽并在槽壁上生长一薄层绝缘介质作为纵向栅介质层4。临近纵向栅介质层4的顶层半导体12上表面设置一个异型较重掺杂半导体区作为LDMOS的阱区5，在阱区5中远离纵向栅介质层4 一侧进行阱区5的同型重掺杂形成阱区 5的欧姆接触区11，临近纵向栅介质层4 一侧进行阱区5的异型重掺杂形成LDMOS的源区 6。纵向栅介质层4外侧覆盖多晶硅层并进行N型重掺杂，形成低阻多晶硅栅3。缓冲区14的内部远离纵向栅介质层4 一侧设置一个浅槽，在该浅槽中远离栅介质层4 一侧设置一个深槽，然后进行同型重掺杂形成LDMOS的台阶式漏极区15。阱区5下面白纵向栅介质层4与顶层半导体12的界面开始到缓冲区14的边界止的顶层半导体12部分作为LDMOS的漂移区，漂移区分为第一漂移区18，第漂二移区19。纵向栅介质层4、低阻多晶硅栅3、源区6靠近纵向栅介质层4的部分、阱区5和漏极区15之间的顶上覆盖厚氧化层、并覆盖阱区5和漏极区15的边缘作为场氧化层8。低阻多晶硅栅3表面设置有接触孔10，覆盖金属层作为栅电极7，在源区6与阱区5紧密接触部分设置有接触孔10，覆盖金属层并覆盖临近阱区5 —侧的部分场氧化层8作为源极和源场板9，台阶式漏极区15表面设置有接触孔10，覆盖金属层并适当覆盖一部分缓冲区作为漏极和漏场板13。处于正向阻断态时，这种VC SOI LDMOS器件结构的漂移区电场近似均勻分布， 部分作为LDMOS的漂移区；纵向栅介质层、低阻多晶硅栅、源区靠近纵向栅介质层的部分、阱区和漏极区之间当低掺杂一侧的掺杂浓度范围时，硅的临界雪崩击穿电场强度约为 ECr=(4—8)e5V / cm。则若漂移区长度为LD=2um就可以获得80— 160V的击穿电压。而常规SOI LDMOS器件单边突变p+n结的击穿电压满足关系，缩短漂移区有利于显著减小通态电阻、降低通态功耗、降低通态压降、减小芯片面积、通过减少通态时漂移区存储电荷而减小开启和关断时间——即提高工作频率。同时，由于纵向沟道和台阶式沟槽体漏极结构引导通态载流子沿漂移区纵向分布趋于均勻化，显著降低了由于载流子沿漂移区正表面流动产生的表面噪声，有利于提高器件信号放大时的信噪比，更适于低噪声射频信号放大应用。 本实用新型采用MOS工艺结构设计制造，根据MOC场效应晶体管P沟道器件效应原理，设计成柵-源短路新型结构。正向导通压降小、正向导通功耗及发热量小、电流通过能力强、 反向漏电流小、反向高温特性好和具有较强抗静电抗雷电能力。该晶体管单元还具有一个源-基体接触沟槽，它开得使其侧壁实际上垂直于上表面而伸延到该源与基体区域之内并充填以接触金属塞。形成一个用基体杂质掺杂的基体-电阻减小区域，以围绕该源-基体接触沟槽来减小在该源-基体接触金属与沟槽栅极之间的基体-区域电阻，从而改进雪崩能力。本实用新型公开的ZNO基透明场效应晶体管，包括衬底、沟道、源极、漏极、栅绝缘层、 栅极和接触电极，其特征是沟道层为P-ZNO薄膜，源极和漏极是掺杂浓度为IO19 1021CM_3 的N-ZNO薄膜。该场效应晶体管采用透明的ZNO材料作场效应晶体管的沟道层和源、漏极， 避免了 SI薄膜晶体管中光电子漏电流对其工作状态的影响，增加了器件的灵敏度，并且能同时工作在光学和电学模式下。ZNO薄膜的载流子迁移率比其他目前已经知道对可见光透明的半导体材料要大得多，并且具有耐高温、抗辐射性强等优点，使该场效应晶体管可以适用于高温，强辐射的环境。
权利要求1.一种新型场效应晶体管单元，其特征在于，包括半导体基片，氧化扩散层、隐埋氧化层、隐埋氧化层将所述半导体基片分为上下两部分，所述下部为衬底，所述上部为顶层半导体；顶层半导体上设置栅极、源极、漂移区、漏极、沟道层，所述的栅极、源极短接；在半导体基片的硅片两面设正极面铝钛镍银金属层、负极面铝钛镍银金属层，所述栅极嵌入正极面铝钛镍银金属层的底面，所述漏极接触负极面铝钛镍银金属层的顶面；该晶体管单元还具有一个源-基体接触沟槽；沟道层为P-ZNO薄膜，源极和漏极是掺杂浓度为IO15 IO22CM-3 的 N-ZNO 薄膜。
2.根据权利要求1所述的晶体管单元，其特征在于，顶层半导体的一侧设置成一个缓冲区，另一侧具有深槽，所述槽的槽壁设置一纵向栅介质层。
3.根据权利要求1所述的晶体管单元，其特征在于，在所述缓冲区的内部远离纵向栅介质层一侧设置一个浅槽，所述浅槽中远离栅介质层一侧设置一个深槽。
专利摘要本实用新型公开了一种新型场效应晶体管单元，包括半导体基片，氧化扩散层、隐埋氧化层、隐埋氧化层将所述半导体基片分为上下两部分，所述下部为衬底，所述上部为顶层半导体；顶层半导体上设置栅极、源极、漂移区、漏极、沟道层,所述的栅极、源极短接;在半导体基片的硅片两面设正极面铝钛镍银金属层、负极面铝钛镍银金属层,所述栅极嵌入正极面铝钛镍银金属层的底面,所述漏极接触负极面铝钛镍银金属层的顶面;该晶体管单元还具有一个源-基体接触沟槽;沟道层为P-ZNO薄膜,源极和漏极是掺杂浓度为1015～1022CM-3的N-ZNO薄膜。该该场效应晶体管可以适用于高温,强辐射的环境。
文档编号H01L29/10GK202268350SQ20112038019
公开日2012年6月6日 申请日期2011年10月9日 优先权日2011年10月9日
发明者张万召, 王金, 黄泽军 申请人:张万召