专利名称：存储元件的驱动方法及使用存储元件的存储装置的制作方法
技术领域：
本发明涉及一种使用具有纳米间隙电极(nano-gap electrods)的存储元件的驱动方法及存储元件的存储装置。
背景技术：
当前，伴随着设备的小型化、高密度化，期望电气元件能够进一步微小化。作为电气元件的微小化的一个例子，已知有通过在间隔微小间隙(纳米间隙)的两个电极之间施加电压，以能够进行开关动作的元件。具体来说，例如，开发了一种由氧化硅和金之类的稳定的材料构成，通过倾斜蒸镀(Oblique deposition)的简便的制造方法进行制造,能够稳定并反复地进行开关动作的元件(例如，参照专利文献I)。在具有这种纳米间隙的元件(下面，称为“纳米间隙存储元件”)中，为了写入或删除，通过施加具有规定的电压值的电压脉冲，使纳米间隙存储元件从该高电阻状态(关(OFF)状态)向低电阻状态(开(ON)状态)转换，或者从低电阻状态(开(ON)状态)向高电阻状态(关(OFF)状态)转换。现有技术文献专利文献专利文献1:日本特开2007 - 123828号公报
发明内容
发明要解决的问题然而，特别是在从高电阻状态向低电阻状态转换时，存在这样的问题即使施加电压脉冲，转换成所期望的电阻状态(低电阻状态)的概率也很低。在此，为了提高从高电阻状态转换成低电阻状态的概率，考虑了增大脉冲宽度(即，一次施加电压脉冲的时间)的方法，或提高电压值等的方法。然而，在这些方法中，存在从高电阻状态转换成低电阻状态的概率仍然不够高的问题。本发明要解决的问题在于，提供一种能够高概率地从高电阻状态向低电阻状态转换的存储元件的驱动方法及使用该存储元件的存储装置。用于解决问题的手段在第一技术方案中记载的发明是一种存储元件的驱动方法，所述存储元件具有绝缘性基板；第一电极及第二电极，设置于所述绝缘性基板上；电极间间隙部，设置在所述第一电极与所述第二电极之间，具有纳米级的间隙，该纳米级的间隙用于产生第一、第二电极之间的电阻值的变化现象。所述存储元件能够从规定的低电阻状态向规定的高电阻状态转换以及能够从所述高电阻状态向所述低电阻状态转换。所述存储元件的驱动方法的特征在于，在从所述高电阻状态向所述低电阻状态转换时，通过恒流电路向所述存储元件施加电流脉冲。
在第二技术方案中记载的发明具有与在第一技术方案中记载的发明相同的结构，并且该在第二技术方案中记载的发明的特征在于，通过所述恒流电路使电流的值阶段性地变化，来施加所述电流脉冲。在第三技术方案中记载的发明是一种使用存储元件的存储装置，其特征在于，具有存储元件和电流脉冲发生部。所述存储元件具有绝缘性基板；第一电极及第二电极，设置于所述绝缘性基板上；电极间间隙部，设置在所述第一电极与所述第二电极之间，具有纳米级的间隙，该纳米级的间隙用于产生第一、第二电极之间的电阻值的变化现象。所述电流脉冲发生部产生电流脉冲，用于进行从高电阻状态向低电阻状态的转换。所述电流脉冲发生部通过恒流电路向所述存储元件施加电流脉冲。在第四技术方案中记载的发明具有与在第三技术方案中记载的发明相同的结构，并且该在第四技术方案中记载的发明的特征在于，所述电流脉冲发生部通过所述恒流电路，以使电流的值阶段性地变化的方式施加所述电流。在第五技术方案中记载的发明是一种使用存储元件的存储装置，其特征在于，具有存储元件和电压脉冲发生部。所述存储元件具有绝缘性基板；第一电极及第二电极，设置于所述绝缘性基板上；电极间间隙部，设置在所述第一电极与所述第二电极之间，具有纳米级的间隙，该纳米级的间隙用于产生第一、第二电极之间的电阻值的变化现象。所述存储元件为多个，各个存储元件至少与各个恒流元件串联，从所述电压脉冲发生装置向串联有所述恒流元件的存储元件中的至少一个施加电压脉冲。发明的效果发明人们为了解决上述的问题而专心研究的结果为，着眼于为了使存储元件从高电阻状态向低电阻状态转换而向存储元件施加电流脉冲。虽然通过恒流电路供给该电流脉冲，但利用电压驱动连接有恒流元件的存储单元，也能够向存储元件施加电流脉冲。由此了解到通过施加这种电流脉冲，使存储元件以更高的概率从高电阻状态向低电阻状态转换。根据本发明，存储元件具有电极间间隙部，该电极间间隙部具有纳米级的间隙，该具有纳米级的间隙能够进行从规定的低电阻状态向规定的高电阻状态的转换以及从高电阻状态向低电阻状态的转换，在施加使存储元件从高电阻状态向低电阻状态转换的电流脉冲时，使用恒流电路来控制电流值，或利用电压驱动连接有恒流元件的存储元件。以往，与从低电阻状态向高电阻状态的切换相比，从高电阻状态向低电阻状态切换的成功率很低，但是通过以上述方式施加电流脉冲，能够显著地提高从高电阻状态向低电阻状态切换的成功率。例如，在交替进行从低电阻状态向高电阻状态切换和从高电阻状态向低电阻状态切换的反复试验中，能够更加可靠地执行在低电阻状态与高电阻状态之间的状态切换，另夕卜，能够将低电阻状态的电阻值所属的范围与高电阻状态的电阻值所属的范围基本不重复地分开，由此，能够保持能够识别存储元件的两个状态，从而能够进一步提高作为存储装置的适应性。
图1A是表示本发明的存储装置的功能的结构的框图。图1B是表示存储装置的纳米间隙存储器阵列所包括的一个存储单元的结构的图。图2是示意性地表示本发明的存储装置所具有的纳米间隙存储元件的主要部分的剖视图。图3A是表示本发明的存储装置所具有的脉冲发生部的功能的结构的框图。图3B是表示电流脉冲发生部的结构的图。图4A是表示来自电流脉冲发生部的脉冲发生器的脉冲电压的变化的线形图。图4B是表示流向纳米间隙存储元件的电流脉冲的电流值的变化的线形图。图5是示意性地表示另一个纳米间隙存储元件的主要部分的剖视图。图6A是表示另一个例子中的来自脉冲发生器的电压脉冲的电压的变化的线形图。图6B是表示在另一个例子中的电流脉冲的电流值的变化的线形图。图7A是表示在实施例中的脉冲发生部的功能的结构的框图。图7B是表示脉冲发生器向场效应晶体管的源电极施加的电压的变化的线形图。图7C是表示在以使电流值阶段性地变化的方式向纳米间隙存储元件施加电流脉冲的情况下，脉冲发生器向场效应晶体管的源电极施加的电压的变化的线形图。图8是表示在交替并反复地施加使实施例中的纳米间隙存储元件从低电阻状态向高电阻状态转换的电压脉冲和使该纳米间隙存储元件从高电阻状态向低电阻状态转换的电流脉冲的情况下的元件的电阻值变化的图表。图9是表示在交替并反复地施加使比较例中的纳米间隙存储元件从低电阻状态向高电阻状态转换的电压脉冲和使该纳米间隙存储元件从高电阻状态向低电阻状态转换的电流脉冲的情况下的元件的电阻值变化的图表。图10是表示在交替并反复地施加使另一个例子中的纳米间隙存储元件从低电阻状态向高电阻状态转换的第一电压脉冲和使该纳米间隙存储元件从高电阻状态向低电阻状态转换的第二电压脉冲的情况下的元件的电阻值变化的图表，所述另一个例子中的纳米间隙存储元件与实施例中的纳米间隙存储元件结构相同，仅改变了施加给存储元件的脉冲的宽度。
具体实施例方式下面，利用附图，针对本发明说明具体的方式。但是，发明的范围不限于图示的例子。<具有纳米间隙存储元件的存储装置>首先，参照图1A 图4B，针对存储装置1000的结构进行说明。存储装置1000为具有将多个存储单元110配置成阵列状的存储元件阵列来存储数据的装置。在此，在本发明的存储装置1000中，存储单元110由纳米间隙存储元件10和作为选择元件的MOS晶体管11构成，存储元件阵列为纳米间隙存储器阵列100。具体来说，例如，如图1A所示，存储装置1000构成为具有纳米间隙存储器阵列100、脉冲发生部200、读取部300、控制部400、为了选择排列成阵列状的存储单元110中的一个而指定存储单元110在X方向上的位置的X方向上的地址指定部410、指定存储单元110在Y方向上的位置的Y方向上的地址指定部420等。
(纳米间隙存储器阵列)纳米间隙存储器阵列100为将例如多个存储单元110配置成阵列状(例如，二维阵列状)的高密度存储器。如图1B所示，存储单元110由MOS晶体管11、与该MOS晶体管11的漏电极或源电极连接的纳米间隙存储元件10构成。MOS晶体管11的源电极或漏电极与X方向上的地址指定部410连接，栅电极与Y方向上的地址指定部420连接。并且，若经由X方向上的地址指定部410施加后述的第一或第二电压脉冲，从Y方向上的地址指定部420输入指定信号，则实现对纳米间隙存储元件10施加电压脉冲，产生后述的电阻值变化现象。(纳米间隙存储元件)纳米间隙存储元件10为例如使纳米间隙电极之间(电极间间隙部4的间隙)的电阻值切换(在低电阻/高电阻之间切换)，以存储数据的存储元件。具体来说，例如，如图2所示，纳米间隙存储元件10具有绝缘性基板1、设置于绝缘性基板I的一个面(上表面)的第一电极2及第二电极3、设置在第一电极2与第二电极3之间的电极间间隙部4等。绝缘性基板I作为支持体起作用，用于以例如隔开纳米间隙存储元件10的两个电极(第一电极2和第二电极3)的方式设置该两个电极。绝缘性基板I的结构及材料没有特别的限定。具体来说，例如，绝缘性基板I的表面的形状可以为平面，可以具有凹凸。另外，绝缘性基板I可以为例如在Si等的半导体基板的表面设置氧化膜等的基板，还可以采用基板自身具有绝缘性的基板。作为绝缘性基板I的材料，优选例如，玻璃、二氧化硅(SiO2)等的氧化物、氮化硅(SiN)等的氮化物等，其中，从与第一电极2及第二电极3的贴合性好、制造的自由度大的角度出发，优选二氧化硅(SiO2)。例如，第一电极2与第二电极3成对，用于进行纳米间隙存储元件10的开关动作。第一电极2的形状没有特别的限定，能够适当地任意改变。第一电极2的材料只要具有导电性即可，没有特别的限定，优选地，采用例如，从金、银、钼、IE (Palladium)、镇(Nickel )、招(Aluminum)、钴(Cobalt)、络(Chromium)、错(Rhodium)、铜、鹤(Tungsten)、钽(Tantalum)、碳或这些材料的合金中选择的至少一种。在此，为了强化第一电极2与绝缘性基板I的接合性，例如，可以叠加两层以上不同的金属来使用。具体来说，例如，第一电极2可以采用铬及金的层叠(多层)结构。例如，第二电极3与第一电极2成对，用于进行纳米间隙存储元件10的开关动作。第二电极3的形状没有特别的限定，能够适当地任意改变。第二电极3的材料只要具有导电性即可，没有特别的限定，优选地，采用例如，例如，金、銀、钼、钯、镍、铝、钴、铬、铑、铜、钨、钽、碳或这些材料的合金中选择的至少一种。为了强化第一电极3与绝缘性基板I的接合性，例如，可以叠加两层以上不同的金属来使用。具体来说，例如，第二电极3可以采用铬及金的层叠(多层)结构。电极间间隙部4例如形成于第一电极2与第二电极3之间，其起到发现纳米间隙存储元件10的电阻值变化现象的作用。具体来说,例如，电极间间隙部4具有纳米级(nanometer order)的间隙,该纳米级的间隙用于通过向第一电极2与第二电极3之间施加规定电压而产生电阻的开关现象。即，将第一电极2与第二电极3之间(纳米间隙电极之间)的距离(间隔)G设定为纳米级。优选地，第一电极20与第二电极30之间(纳米间隙电极之间)的距离(间隔)G为例如，Onm < G ≤13nm,更优选地，为 0.8nm < G < 2.2nm。在此，将距离G的上限值设为13nm是因为，例如，在通过两次倾斜蒸镀制造纳米间隙存储元件的情况下，若间隙间隔超过13nm，则纳米间隙存储元件不能进行开关动作。另外，若将低电阻状态、高电阻状态的典型的值代入隧道电流的理论公式，则作为间隙宽度的计算结果，求得0.8nm < G < 2.2nm的范围。此外，第一电极2与第二电极3的最接近的部位(电极间间隙部4的间隙)，例如可以形成于在第一电极2与第二电极3相向对置的区域内的一处或者多处。另外，例如，可以在第一电极2与第二电极3之间形成由该第一电极2和第二电极3的结构材料等构成的岛部分(sandbank portion,沙洲部分)。在该情况下,例如,在第一电极2与岛部分之间、在第二电极3与岛部分之间形成有规定的间隙(电极间间隙部4的间隙)，只要使第一电极2与第二电极3不短路即可。(脉冲发生部)脉冲发生部200与例如纳米间隙存储器阵列100所具有的多个存储单元110和控制部400连接。脉冲发生部200基于例如从控制部400输入的控制信号，通过将存储单元110内的纳米间隙存储元件10的第一电极2与第二电极3之间切换成低电阻状态或高电阻状态，来将数据写入纳米间隙存储元件10，或者从纳米间隙存储元件10内删除数据。具体来说，例如，从控制部400向脉冲发生部200输入与要切换成低电阻状态或高电阻状态的纳米间隙存储元件10的所在地相关的地址信息。若输入这些信息，则脉冲发生部200对例如纳米间隙存储器阵列100所具有的多个纳米间隙存储元件10中的利用地址信息指定的纳米间隙存储元件10进行电阻值的状态的切换。另外，为了切换各个纳米间隙存储元件10的电阻状态，脉冲发生部200具备图3A示出的结构。即，脉冲发生部200具有:电压脉冲发生部210，其向纳米间隙存储元件10的第一电极2施加具有规定电压的电压脉冲；电流脉冲发生部220，其向纳米间隙存储元件10的第一电极2施加具有规定电流的电流脉冲；切换元件205，其选择性地将电压脉冲发生部210或电流脉冲发生部220与纳米间隙存储元件10连接。此外，纳米间隙存储元件10的第二电极3接地。此外，上述脉冲发生部200设置成经由X方向的地址指定部410与各纳米间隙存储元件10连接。另外，实际上，在脉冲发生部200与各纳米间隙存储元件10之间设置有各地址指定部410及MOS晶体管11，在图3A中，省略这些设备的图示。控制部400对切换元件205进行控制，以使切换元件205联动而进行切换。即，切换元件205在控制部400的控制下进行工作，切换成直接将电压脉冲发生部210连接在纳米间隙存储元件10的第一电极2上的状态(下面，设为第一连接状态)，由此，通过从电压脉冲发生部210向纳米间隙存储元件10施加用于使纳米间隙存储元件10从低电阻状态切换成高电阻状态的电压脉冲，来进行从低电阻状态向高电阻状态的切换。此外，根据纳米间隙存储元件10的特性，适当地调节电压脉冲发生部210的电压脉冲的电压值，以施加进行从低电阻状态向高电阻状态的切换的恰当的电压。
另外，切换元件205在控制部400的控制下进行工作，切换成连接电流脉冲发生部220与纳米间隙存储元件10的第一电极2的状态(下面，设为第二连接状态)，由此，通过从电流脉冲发生部220向纳米间隙存储元件10施加电流脉冲，来进行从高电阻状态向低电阻状态的切换。如图3B所示，电流脉冲发生部220主要具有:产生电压脉冲的脉冲发生器201、设置在脉冲发生器201与纳米间隙存储元件10之间的电阻元件203及场效应晶体管(P型MOSFET:metallie oxide semiconductor fieldeffecttransistor,金属氧化物半导体场效应晶体管)202。上述脉冲发生器201所产生的第二电压脉冲的电压值Vpp2由场效应晶体管202的特性来决定。场效应晶体管202的源电极与脉冲发生器201 —侧连接，漏电极与纳米间隙存储元件10 —侧连接，不断向栅电极施加电压Vg。若场效应晶体管202的源电极一侧的电压Vsl比栅电极一侧的电压Vg高出规定值(设为Vth)以上，则电流开始从源电极向漏电极一侧流动。若将靠近场效应晶体管202的电阻元件203的电阻值设为Ra，将电流值设为ic，则将在第二连接状态下，脉冲发生器201所产生的第二电压脉冲的电压值Vpp2设定为:Vpp2 = Vg + Vth + icXRa。即，若脉冲发生器201产生电压脉冲Vpp2，则场效应晶体管202将向纳米间隙存储元件10通电的电流保持为ic，来向纳米间隙存储元件10施加电流脉冲。S卩，场效应晶体管202作为恒流电路起作用。即，如图4A所示，若脉冲发生器201将电压值设为Vpp2，来施加电压脉冲，则如图4B所示，电流脉冲以与第二电压脉冲相同的脉冲宽度并且保持规定值ic而流向纳米间隙存储元件10。由此，纳米间隙存储元件10从高电阻状态向低电阻状态切换。如上所述，在向纳米间隙存储元件10施加电流脉冲时，通过利用作为恒流电路的场效应晶体管202及电阻203，使纳米间隙存储元件10从高电阻状态向低电阻状态切换，另夕卜，能够抑制因电阻值的变化而导致有过大的电流流动，从而能够将电流值稳定地保持在期望的值，因此，能够避免向低电阻状态切换的失败，从而能够提高成功率。另外，在写入数据时，能够防止在纳米间隙存储元件10从高电阻变为低电阻即发生很大的电阻变化时因元件流入电流的急剧增加而导致断路等的元件损坏。此外，通过将存储单元110构成为至少将纳米间隙存储元件10与恒流元件连接(还可以与MOS晶体管11连接)，能够使写入高速化。这是因为，到存储单元110为止的配线的充放电电流不受电阻体的限制。存储单元面积有增加的可能性，但若将所述恒流元件和所述存储元件的电极构成为层叠结构，则能够避免存储单元面积的增加。在该情况下，不需要图3A示出的电流脉冲发生部220，能够由脉冲发生部210供给电压，以驱动存储单元。恒流元件能够利用耗尽型场效应元件来实现。另外，还能够使存储单元110的选择晶体管11兼具该恒流元件的功能。在该情况下，只要将在从高电阻状态向低电阻状态转换的写入动作时的选择晶体管的栅电压设定为保持恒定电流值的值即可，例如在使用PMOS的情况下，设定为“源电压(Vsl)-Vth-Ci ” ( α根据设定电流值来决定)。即，通过将选择晶体管11的导通状态作为MOS的饱和区域的特性，能够将选择晶体管11作为恒流电路(当然，非选择单元的栅电压与源电压相同，即处于Off状态(断开、截止状态))。另一方面，在从低电阻状态向高电阻状态转换的写入动作或读取动作时，通过将栅电压设定为正负电源的值的最大值(Full swing)，从而能够实现作为通常的选择晶体管的导通、不导通，因此，能够实现单元选择性。通过以上述方式控制栅电压，能够使晶体管11兼具选择存储单元的功能和恒流的功能。(X方向及Y方向上的地址指定部)X方向上的地址指定部410具有多个配线，这些配线将在设置成阵列状的多个存储单元110内的沿着Y方向排列的多个存储单元110各自的MOS晶体管11的源电极或漏电极并联，各配线设置成沿着X方向排列。能够对各配线逐个施加来自脉冲发生部200的电压脉冲。Y方向的地址指定部420具有多个配线，这些配线将在设置成阵列状的多个存储单元Iio内的沿着X方向排列的多个存储单元110各自的MOS晶体管11的栅电极并联，各配线设置成沿着Y方向排列。能够对各配线逐个施加电压来作为指定信号，由此，能够实现对各MOS晶体管11的源电极进行连接和对各MOS晶体管11的漏电极进行连接。S卩，根据Y方向上的地址指定部420的位置指定，对相应的配线施加指定信号，根据X方向上的地址指定部410的位置指定，对相应的配线施加电压脉冲，从而，能够对通过X方向和Y方向上的位置指定而确定的任意纳米间隙存储元件10施加电压脉冲。(读取部)读取部300与例如纳米间隙存储器阵列100所具有的多个存储单元110的纳米间隙存储元件10及控制部400连接。读取部300根据例如从控制部400输入的控制信号，从纳米间隙存储元件10读取数据，并将该读取结果输出至控制部400。具体来说，例如，从控制部400向读取部300输入与读取数据的纳米间隙存储元件10的所在地相关的地址信息。若接收到该信息，则读取部300例如测定纳米间隙存储器阵列100所具有的多个纳米间隙存储元件10中的利用地址信息指定的纳米间隙存储元件10的纳米间隙电极之间(电极间间隙部4的间隙)的电阻值，从而从该纳米间隙存储元件10读取数据。(控制部)控制部400向脉冲发生部200输入控制信号，向X方向及Y方向上的地址指定部410,420输入地址信号，控制向任意的纳米间隙存储元件10施加电压脉冲或电流脉冲。此时，控制部400进行如下的控制:在施加电压脉冲的情况(将规定的纳米间隙存储元件10从低电阻状态切换成高电阻状态的情况)下，将脉冲发生部200的切换元件205切换成第一连接状态，从电压脉冲发生部210向纳米间隙存储元件10施加电压脉冲。由此，向纳米间隙存储元件10施加电压脉冲，进行向高电阻状态的切换(下面，也称为“关(OFF)状态”)。另外，控制部400进行如下的控制:在施加电流脉冲的情况下，将切换元件205切换成第二连接状态，从电流脉冲发生部220向纳米间隙存储元件10施加电流脉冲。由此，向纳米间隙存储元件10施加电流脉冲，将纳米间隙存储元件10切换成低电阻状态(下面，也称为“开(ON)状态”)。此时，在产生电流脉冲的期间内，通过场效应晶体管202来保持恒定的电流ic流向纳米间隙存储元件10的状态。
另外，例如，在施加了电流脉冲之后，控制部400向读取部300输入控制信号(地址信息等)，从纳米间隙存储元件10读取数据，然后，基于该读取结果，判断纳米间隙存储元件10是否从高电阻状态转换成了低电阻状态。在判断的结果为纳米间隙存储元件10没有从高电阻状态转换成低电阻状态的情况下，可以控制再次施加第二电压脉冲。(纳米间隙存储元件的变形例)此外，本发明不限于上述实施方式，在不脱离本发明的思想的范围内，可以进行各种改良以及设计的变更。下面，针对本发明的纳米间隙存储元件的变形例进行说明。例如，如图5所示，变形例I的纳米间隙存储元件IOA主要具有:绝缘性基板1A、设置于绝缘性基板IA的上表面的绝缘体5A、设置于绝缘性基板IA的上表面的第一电极2A、设置于绝缘体5A的上表面的第二电极3A、设置于第一电极2A与第二电极3A之间的电极间间隙部4A。具体来说，通过将绝缘体5A设置于绝缘性基板IA的上表面，构成阶梯部，通过该绝缘体5A,将第一电极2A和第二电极3A以具有高低差的方式配置在基板IA上。第一电极2A设置成与绝缘性基板IA的上表面及绝缘体5A的侧面51A的下侧部分接触，第二电极3A设置成与绝缘体5A的上表面及绝缘体5A的侧面51A的上侧部分接触。电极间间隙部4A设置在，设于绝缘体5A的侧面51A的下侧部分的第一电极2A与设于绝缘体5A的侧面51A的上侧部分的第二电极3A之间。S卩，电极间间隙部4A沿着由绝缘体5A形成的阶梯部的高度方向形成有间隙G。此外，优选地，第一电极2A及第二电极3A的材料选择与上述的第一电极2及第二电极3相同的材料。另外，绝缘体5A的第一对置部位与第二对置部位沿着相对于基板IA的平面的高度方向排列，所述第一对置部位与构成电极间间隙部4A的第一电极2A相对置，所述第二对置部位与第二电极3A相对置。因此，只要具备上述功能，也可以采用其它的结构。另外，绝缘体5A可以为例如在绝缘性基板IA的一部分设置氧化膜等而成的构件，可以为在绝缘性基板IA整个表面设置氧化膜等，通过去掉该氧化膜的一部分而形成的构件。另外，作为绝缘体5A的材料，优选例如，玻璃、二氧化硅(SiO2)等的氧化物、氮化硅(Si3N4)等的氮化物等，其中，从与第一电极2A及第二电极3A的贴合性好、制造的自由度大的角度出发，优选二氧化硅(Si02)。另外，电极间间隙部4A与上述的电极间间隙部4相比，除了所形成的平面的朝向不同以外，实体的结构基本相同。因此，电极间间隙部4A的尺寸等的设计条件、电极间间隙部4A的动作方法与上述的电极间间隙部4的情况相同。上述变形例I的存储元件IOA具备与上述的存储元件10相同的技术的效果，并且通过由绝缘体5A形成的阶梯部，将第一电极2A及第二电极3A以具有高低差的方式配置在绝缘性基板IA的上表面，并且沿着绝缘体5A的高度方向形成有电极间间隙部4A，因此，与将第一电极2A、第二电极3A及电极间间隙部4A配置成排列在同一平面上的情况相比，从俯视绝缘性基板IA看来，能够减少该电极间间隙部4A的占有面积。由此，例如，在通过共用单个绝缘性基板1A，集成多个存储元件10A，来形成存储元件的情况下，有利于集成化，能够实现存储元件的小型化。(向纳米间隙存储元件施加电流脉冲的另一个方法的例子)纳米间隙存储元件10的电流脉冲，只要在能够使纳米间隙存储元件10从高电阻状态转换成低电阻状态的范围内即可，例如，可以在施加电流脉冲的过程中，使该脉冲的电流值阶段性变化，通过场效应晶体管202，将流向纳米间隙存储元件10的电流保持在电流脉冲发生阶段性变化的各个电流值。具体来说，如图6A所示，脉冲发生器201采用从Vpp21到Vpp22 Vpp21)的两个阶段的电压值来施加电压脉冲。此外，Vpp21和Vpp22分别为:Vpp21 = Vg + Vth + iclXRaVpp22 = Vg + Vth + ic2XRa由此，如图6B所示，向纳米间隙存储元件10施加如下的电流脉冲:电流icl仅在与施加Vpp21相同的期间内保持在恒定状态下流动，此后，电流ic2仅在与施加Vpp22相同的期间内保持在恒定状态下流动。通过设定这种电流脉冲，能够快速地对电流脉冲发生部220与纳米间隙开关元件之间的寄生电容进行充电，缩短纳米间隙存储元件10的电阻值变化所需的脉冲宽度，即能够期待缩短重写(改写)所需的时间。此外，施加电流脉冲不限于上述的两个阶段的变化，可以为多个阶段的变化，除此以外，电流脉冲的变化也可以不为阶段性的，而是采用任意波形进行变化。例如，脉冲发生源产生具有任意波形的电压脉冲，恒流电路可以随着该波形，任意地使流向纳米间隙存储元件10 (或10A)的电流变化。<实施例>下面，根据具体的实施例，来更加详细地说明本发明，但是，本发明不限定于此。在此，针对利用图5示出的纳米间隙存储元件IOA的实施例进行说明。此外，也可以采用纳米间隙存储元件10。在该实施例中，使用了图7A示出的脉冲发生部200A。该脉冲发生部200A具有:电压脉冲发生部210，其向纳米间隙存储元件IOA的第一电极2 —侧施加电压脉冲；电流脉冲发生部220A，其向纳米间隙存储元件IOA的第一电极2施加具有规定电流的电流脉冲；切换元件205，其选择性地将电压脉冲发生部210或电流脉冲发生部220A与纳米间隙存储元件IOA连接。电流脉冲发生部220具有脉冲发生器201、场效应晶体管202、电阻元件203，还具有直流电源204、第二切换元件206。控制部400控制第二切换元件206，使第二切换元件206与切换元件205联动。作为利用电流脉冲进行写入时的初始状态，将纳米间隙存储元件之间的电位差设为0，并且在施加电压脉冲时，不向纳米间隙存储元件IOA导通来自电流脉冲发生部220A的电流，而是切换成施加来自电压脉冲发生部210的电压。场效应晶·体管202的漏电极与纳米间隙存储元件IOA的第二电极3连接，场效应晶体管202的源电极经由电阻元件203 (例如1ΜΩ )与脉冲发生器201连接。直流电源20IA能够在10 20V的范围内任意地调节输出电压VcI。场效应晶体管202具有如下的(耗尽型的)特性:若栅电极与源电极的电位差很大，则电流不从源电极向漏电极流动，若电位差很小，则电流流动。因此，在施加电流脉冲时，脉冲发生器201从将其输出电压Vs作为基准电压Vl而施加给场效应晶体管203的源电极的状态开始，施加比该基准电压Vl低的脉冲电压V2，从而能够使源电极与漏电极通电，以向纳米间隙存储元件IOA施加电流脉冲(参照图7B)。此外，通过该场效应晶体管202和电阻元件203的动作，能够在施加电流脉冲的过程中保持流向纳米间隙存储元件IOA的电
流值恒定。S卩，该脉冲发生部200A也与上述的脉冲发生部200同样地，能够切换纳米间隙存储元件IOA的电阻状态。另外，如上述的图6B的例子那样，在以使电流值阶段性地变化的方式向纳米间隙存储元件IOA施加电流脉冲的情况下，如图7C所示，通过施加比基准电压Vl低的脉冲电压V21，并且使该脉冲电压电平变化至V22(V21 < V22 < Vl )，能够施加与电压波形相似的、在脉冲时间内变化的电流脉冲。利用脉冲发生部200A，交替并反复地对上述的纳米间隙存储元件IOA施加电压脉冲及电流脉冲，在分别施加各电压脉冲之后，测定此时的纳米间隙存储元件IOA的纳米间隙电极之间(电极间间隙部4A的间隙)的电阻值。在施加电压脉冲时，将向高电阻值转换的重写电压脉冲设为7V，将脉冲宽度设为50ns，在施加电流脉冲时，设定为:Vcl = 15V，脉冲发生器201的基准电压Vl = 5.5V，脉冲电压V2 =1.04V,由此，设定为:流向纳米间隙存储元件IOA的电流值Ic = 3.5 μ A，脉冲宽度=10 μ S。另外，作为比较例，对于相同的纳米间隙存储元件10Α，不使用恒流电路，而是利用电压脉冲来进行从低电阻状态向高电阻状态的切换和从高电阻状态向低电阻状态的切换这两者，并且交替并反复地施加各电压脉冲，在分别施加各电压脉冲之后，测定此时的纳米间隙存储元件IOA的纳米间隙电极之间(电极间间隙部4Α的间隙)的电阻值。在该比较例中，将施加给纳米间隙存储元 件IOA的第一电压脉冲的电压设为10V，将第二电压脉冲的电压设为5V，将两者的脉冲宽度都设为500ns。图8是表示每次切换实施例的电阻状态的电阻值的图表，图9是表示每次切换比较例的电阻状态的电阻值的图表。在各图中，■表不关(OFF)时的电阻值， 表不开(ON)时的电阻值。如图9所示，在比较例的情况下，在开(ON)时，没有从高电阻状态充分切换成低电阻状态的情况很多，在关(OFF)时的电阻值与在开(ON)时的电阻值各自的偏差很多，高电阻状态的电阻的数值范围与低电阻状态的电阻的数值范围有很大程度互相重复。其结果为，若使用纳米间隙存储元件IOA来作为存储装置内的一个存储元件，则难以识别开(ON)和关(0FF)，导致不够实用的结果。另一方面，如图8所示，在实施例中，将在关(OFF)时的纳米间隙存储元件10A的电阻值和在开(ON)时的纳米间隙存储元件10A的电阻值分别分布在不同的电阻值范围，高电阻状态的电阻的数值范围与低电阻状态的电阻的数值范围基本不重复。即，通过决定规定的阈值，纳米间隙存储元件10A能够更加可靠地识别开(ON)状态或关(OFF)状态，从而提高作为存储装置的实用性。另外，在图10中，将向高电阻值转换的重写电压脉冲设为8V，将脉冲宽度设为100ns，在施加电流脉冲时，设定为:Vcl = 10V，脉冲发生器201的基准电压Vl = 5V，脉冲电压V2 = 0.09V,由此，示出了在设定为流向纳米间隙存储元件10A的电流值Ic = 4.5μ A，脉冲宽度=10μ s，进行与图6Α相同的试验的情况下的纳米间隙存储元件IOA的电阻值的
测定结果。在图10的例子中，与图8同样地，在施加电压脉冲之后的纳米间隙存储元件IOA的电阻值和在施加电流脉冲之后的纳米间隙存储元件IOA的电阻值分别分布在不同的电阻值范围，很好地分离了高电阻状态的电阻的数值范围和低电阻状态的电阻的数值范围，从而能够易于识别纳米间隙存储元件IOA的开(ON)状态或关(OFF)状态，提高作为存储装置的实用性。另外，可观测出如下现象:在将纳米间隙存储元件10从关(OFF)状态切换成开(ON)状态的情况下，即使改变流向纳米间隙存储元件IOA的电流值，也能够很好地进行切换，切换的成功率不会下降。(发明的实施方式的效果)如上所述，在存储装置1000中，在利用脉冲发生部200 (或200A)对纳米间隙存储元件10 (或10A)施加电流脉冲时，通过使用作为恒流电路的场效应晶体管202，将流向纳米间隙存储元件10 (或10A)的电流值保持在恒定的状态，即使由于施加电流脉冲使纳米间隙存储元件10 (或10A)切换成低电阻状态，在施加脉冲的过程中也会保持规定的电流值，因此，能够以很高的成功率进行电阻状态的切换。其结果，能够使在施加电压脉冲之后的纳米间隙存储元件10 (或10A)的电阻值和在施加电流脉冲之后的电阻值分别分布在不同的电阻值范围，能够有效地抑制高电阻状态的电阻值的数值范围与低电阻状态的电阻值的数值范围重复。因此，能够提高作为纳米间隙存储元件10 (或10A)的存储元件的可靠性及实用性。(其他)此外，还可以通过利用规定的密封构件密封存储装置1000的一部分(例如，纳米间隙存储器阵列100)或全部，来使电极间间隙部4不与大气或水分接触。由此，能够使纳米间隙存储元件10 (或10A)进一步稳定地进行动作。进而，通过利用规定的密封构件进行密封，能够保持将电极间间隙部4配置在任意的环境中的状态，从而能够在任意的环境中使用纳米间隙存储元件10 (或10A)。此外，脉冲发生部200、200A施加的电压或电流的值是根据纳米间隙存储元件10、IOA的特性而适当地进行选择的，不限定于上述的例子。另外，在上述存储装置1000中，例示了在纳米间隙存储器阵列100内进行存储的情况，但也可以将由单独的纳米间隙存储元件10、与该单独的纳米间隙存储元件10对应的脉冲发生部200、读取部300、控制部400构成的设备作为存储装置。工业上的可利用性可应用于能够通过施加电压脉冲来切换开(ON)(低电阻)-关(OFF)(高电阻)的存储元件的领域中。附图标记说明I绝缘性基板2第一电极3第二电极4电极间间隙部
10、IOA纳米间隙存储元件(存储元件)200、200A脉冲发生部202场效应晶体管(恒流电路)201脉冲发生器(脉冲发生源)210电压脉冲发生部220、220A电流脉冲发生部1000存储装置
权利要求
1.一种存储元件的驱动方法， 所述存储元件具有: 绝缘性基板， 第一电极及第二电极，设置于所述绝缘性基板上， 电极间间隙部，设置在所述第一电极与所述第二电极之间，具有纳米级的间隙，该纳米级的间隙用于产生第一、第二电极之间的电阻值的变化现象； 所述存储元件能够从规定的低电阻状态向规定的高电阻状态转换以及能够从所述高电阻状态向所述低电阻状态转换； 所述存储元件的驱动方法的特征在于， 在从所述高电阻状态向所述低电阻状态转换时，通过恒流电路向所述存储元件施加电流脉冲。
2.如权利要求1所述的存储元件的驱动方法，其特征在于， 所述电流脉冲通过所述恒流电路而使电流值阶段性地变化，从而施加所述电流脉冲。
3.一种使用存储元件的存储装置，其特征在于， 具有存储元件和电流脉冲发生部； 所述存储元件具有: 绝缘性基板， 第一电极及第二电极，设置于所述绝缘性基板上， 电极间间隙部，设置在所述第一电极与所述第二电极之间，具有纳米级的间隙，该纳米级的间隙用于产生第一、第二电极之间的电阻值的变化现象； 所述电流脉冲发生部产生电流脉冲，用于进行从高电阻状态向低电阻状态的转换； 所述电流脉冲发生部通过恒流电路向所述存储元件施加电流脉冲。
4.如权利要求3所述的使用存储元件的存储装置，其特征在于， 所述电流脉冲发生部通过所述恒流电路，以使电流的值阶段性地变化的方式施加所述电流。
5.一种使用存储元件的存储装置，其特征在于， 具有存储元件和电压脉冲发生部； 所述存储元件具有: 绝缘性基板， 第一电极及第二电极，设置于所述绝缘性基板上， 电极间间隙部，设置在所述第一电极与所述第二电极之间，具有纳米级的间隙，该纳米级的间隙用于产生第一、第二电极之间的电阻值的变化现象； 所述存储元件为多个，各个存储元件至少与各个恒流元件串联，从所述电压脉冲发生装置向串联有所述恒流元件的存储元件中的至少一个施加电压脉冲。
全文摘要
更稳定地进行开关动作。存储元件10具有绝缘性基板；第一电极2及第二电极3，其设置于绝缘性基板；电极间间隙部4，其设置在第一电极与第二电极之间，具有产生第一、第二电极之间的电阻值的变化现象的纳米级的间隙，该存储元件10能够从规定的低电阻状态向规定的高电阻状态转换以及能够从高电阻状态向所述低电阻状态转换，该存储元件10的驱动方法的特征在于，在从高电阻状态向所述低电阻状态转换时，通过恒流电路向存储元件施加电流脉冲。
文档编号H01L49/00GK103081017SQ20118004139
公开日2013年5月1日 申请日期2011年8月25日 优先权日2010年8月26日
发明者高桥刚, 增田雄一郎, 古田成生, 角谷透, 小野雅敏, 林豊, 福冈敏美, 清水哲夫, 库玛拉古卢巴兰·索姆, 菅洋志, 内藤泰久 申请人:独立行政法人产业技术综合研究所, 株式会社船井电机新应用技术研究所, 船井电机株式会社