专利名称：金属氧化半导体p-n 接面二极管及其制作方法
技术领域：
本发明涉及一种金属氧化半导体P-N接面二极管及其制作方法；尤其是涉及以一制作方法以提供出一种较短的反向回复时间(tKK)等特性的金属氧化半导体P-N接面二极管。
背景技术：
萧基二极管(Schottky Diode)为以电子作为载流子的单极性元件，因没有少数载流子复合的因素，其特性为速度快，且于加入较低的正向偏置电压(Forward BiasVoltage ；Vf)时,便可有较大的顺向电流与较短的反向回复时间(Reverse Recovery Time ；tKK)，但若加入持续增加的反向偏压时，则会有较大的漏电流(与金属功函数及半导体掺杂浓度所造成的萧基能障(Schottky Barrier)有关)。而P_N 二极管则为一种双载流子元件，传导电流量大，但元件的正向偏置电压一般较萧基二极管高，且因空穴载流子的作用使P-N 二极管反应速度较慢，反向回复时间较长。为综合萧基二极管与P-N二极管的优点，一种栅式二极管的架构便被发展出来。该元件具有与萧基二极管相匹敌或更低的正向偏置电压，反向偏压漏电流的性能则接近P-N 二极管，较萧基二极管为低。此外，该元件在高温的反向回复时间与萧基二极管相近，或略大。其元件的界面可耐受温度则较萧基二极管更高，在元件的可靠度上为较萧基二极管优良。关于栅式二极管，其代表性前案可参阅美国专利第6624030号(专利名称:Methodof fabricating power rectifier device having a laterally graded P-N junctionfor a channel region)中所揭露的元件结构与技术；并请参阅如图la至图11所示的主要制作工艺步骤。首先，如图1a所示,提供基板20 (N+型)与已长好的外延层(Epitaxial Layer,N-型)22，并于其上成长一氧化层(Field Oxide) 50o而接着在图1b中，利用光致抗蚀剂层(Photoresist) 52进行光刻制作工艺(lithography)及蚀刻制作工艺(etching),以移除部分的氧化层50，并进行离子注入层的第一次硼离子(B+)注入(Boron Implantation)。接着在图1c中，于移除光致抗蚀剂层52后，对离子注入层的硼离子进行热驱入(BoronThermal Drive-1n)以形成环形边缘的P-型层28与中心导接的P-型层30，然后进行离子注入层二氟化硼的第二次离子(BF2，二氟化硼)注入。而在图1d和图1e中，利用光致抗蚀剂层54进行第二次光刻制作工艺及蚀刻制作工艺，以移除所露出的部分氧化层50。其次在图1f中，在移除光致抗蚀剂层54后，再接着依序成长出栅极氧化层(GateOxide) 56、多晶娃层(Polysilicon Layer) 58 与绝缘的氮化娃层(Silicon Nitride) 60,并进行砷离子(As+)注入。接着在图1g中，先在其整体外表形成出化学气相沉积的氧化层(CVD 0xide)62，并于其上形成出如图所示的具有栅极图案的光致抗蚀剂层64。接着在图1h中，利用湿式蚀刻的方式对化学气相沉积的氧化层62进行蚀刻，而形成出所示的结果。而接着在图1i中，利用干式蚀刻的方式进行蚀刻，以移除所露出的部分氮化硅层60，并再接着进行离子注入层的第三次硼离子(B+)注入，以形成通道区域(channel region)的P型层66。其次在图1j中，于移除光致抗蚀剂层64后，再进行离子注入层的第四次硼离子(B+)注入，以形成侧面包覆(lateral graded pockets)的P型层36。接着在图1k中，利用湿式蚀刻的方式进行蚀刻，以移除所余的氧化层62，并再利用干式蚀刻的方式进行蚀刻，以移除所露出的部分多晶硅层58。最后，在图11中，利用湿式蚀刻的方式进行蚀刻，以移除所余的氮化硅层60，并再进行砷离子(As+)注入，以形成源极/漏极的N型掺杂区域(N-dopedsource/drain regions) 24,从而完成元件的制作工艺部分；而后续则依序进行金属镀制、光刻与蚀刻等相关制作工艺，以完成晶片的前端制作工艺。以上述制作工艺所完成的栅式二极管相较于萧基二极管有较低的反向偏压漏电流、相接近的正向偏置电压以及有较高的界面耐受温度，并且测试结果具有较佳的可靠度，但其反向回复时间于室温之下则较萧基二极管来得高，从而使得其元件性能下降。
发明内容
为解决上述问题，本发明提供一种具快速反应速度的金属氧化半导体P-N接面二极管及其制作方法，该方法包含下列步骤:提供一半导体基板；进行第一次离子注入制作工艺并进行热驱入，以于该半导体基板中形成一环形边缘层；于该半导体基板上形成一掩模层；于该半导体基板和该环形边缘层的表面上形成一栅极氧化层，并于该栅极氧化层和该掩模层的表面上形成一多晶娃结构，且于该多晶娃结构的表面上形成一多晶娃氧化层；对该多晶硅氧化层、该多晶硅结构和该栅极氧化层进行蚀刻并进行第二次离子注入制作工艺，以形成一中心导接层；进行第三次离子注入制作工艺，以于该中心导接层的侧面形成一通道区域；于该中心导接层的部分表面上形成一氮化硅层；于该掩模层、该多晶硅氧化层、该环形边缘层、该中心导接层和该氮化硅层所露出的表面上形成一金属蒸镀层；对该金属蒸镀层进行扩散处理，以将该金属蒸镀层的材料扩散至该环形边缘层和该中心导接层的内部而形成一金属扩散层后，移除该金属蒸镀层；移除该多晶硅氧化层，并于该掩模层、该多晶硅结构、该环形边缘层、该中心导接层和该氮化硅层所露出的表面上形成一金属溅镀层；以及对该金属溅镀层进行蚀刻，以将该掩模层的部分表面加以露出。承上所述，本发明为一种金属氧化半导体P-N接面二极管，春包含有:一半导体基板；一掩模层，形成于该半导体基板上，该掩模层的部分表面呈现露出；一环形边缘层，以离子注入制作工艺与热驱入而形成于该半导体基板中，并于一侧衔接于该掩模层；一栅极氧化层，形成于该半导体基板的部分表面上；一多晶硅结构，对应该栅极氧化层而形成于该栅极氧化层上；一中心导接层，以离子注入制作工艺而形成于该半导体基板中，该中心导接层的一部分衔接于该环形边缘层的另一侧，且该中心导接层和该栅极氧化层呈现相间隔；一氮化娃层，形成于该中心导接层的部分表面上并位于该多晶娃结构的两侧，该氮化娃层并凸出于该多晶硅结构；一金属扩散层，以扩散方式形成于该环形边缘层和该中心导接层的内部；一通道区域，以离子注入制作工艺而形成于该中心导接层的侧面并位于该栅极氧化层之下；以及一金属溅镀层，形成于该掩模层、该多晶硅结构、该环形边缘层、该中心导接层和该氮化硅层上。本发明另一方面提供一种具快速反应速度的金属氧化半导体P-N接面二极管及其制作方法，该方法包含下列步骤:提供一半导体基板；进行第一次离子注入制作工艺并进行热驱入，以于该半导体基板中形成一环形边缘层；于该半导体基板上形成一掩模层；于该半导体基板和该环形边缘层的表面上形成一栅极氧化层，并于该栅极氧化层和该掩模层的表面上形成一多晶娃结构，且于该多晶娃结构的表面上形成一多晶娃氧化层；对该多晶硅氧化层、该多晶硅结构和该栅极氧化层进行蚀刻并进行第二次离子注入制作工艺，以形成一中心导接层；进行第三次离子注入制作工艺，以于该环形边缘层和该中心导接层的内部形成一离子注入层；进行第四次离子注入制作工艺，以于该中心导接层的侧面形成一通道区域；并于该掩模层、该多晶硅结构、该多晶硅氧化层、该环形边缘层、该中心导接层和该栅极氧化层所露出的表面上形成一金属溅镀层；以及对该金属溅镀层进行蚀刻，以将该掩模层的部分表面加以露出。承上所述，本发明为一种金属氧化半导体P-N接面二极管，包含有:一半导体基板；一掩模层，形成于该半导体基板上，该掩模层的部分表面呈现露出；一环形边缘层，以离子注入制作工艺与热驱入而形成于该半导体基板中，并于一侧衔接于该掩模层；一栅极氧化层，形成于该半导体基板的部分表面上；一多晶硅结构，对应该栅极氧化层而形成于该栅极氧化层上；一多晶硅氧化层，形成于该多晶硅结构上；一中心导接层，以离子注入制作工艺而形成于该半导体基板中，该中心导接层的一部分衔接于该环形边缘层的另一侧，且该中心导接层和该栅极氧化层呈现相间隔；一离子注入层，以离子注入制作工艺而形成于该环形边缘层和该中心导接层的内部；一通道区域，以离子注入制作工艺而形成于该中心导接层的侧面并位于该栅极氧化层之下；以及一金属溅镀层，形成于该掩模层、该多晶硅结构、该环形边缘层、该中心导接层和该栅极氧化层上。为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附附图，作详细说明如 下:
图1a至图11为现有的栅式二极管的主要制作工艺步骤示意图；图2a至图2q为本发明所提出的金属氧化半导体P-N接面二极管制作方法，其第一实施例的制作流程示意图；图3a至图3d为本发明所提出的金属氧化半导体P_N接面二极管制作方法，其第二实施例的制作流程示意图。主要元件符号说明20基板22外延层24N型掺杂区域 28、30 P-型层50、62 氧化层52、54、64光致抗蚀剂层36、66 P型层56栅极氧化层58多晶娃层60氮化娃层210、310半导体基板211、311高掺杂浓度的硅基板
212,312低掺杂浓度的外延层213,313环形边缘层 214、314中心导接层215,315通道区域 221、321第一氧化层222 第二氧化层 223、323栅极氧化层224,324多晶硅结构225、325’多晶硅氧化层230 氮化硅沉积层 231氮化硅层232 金属蒸镀层 235金属扩散层334 离子注入层 240、340金属溅镀层241、341第一金属层 242、342第二金属层BI 第一光致抗蚀剂层B2第二光致抗蚀剂层B3第三光致抗蚀剂层
具体实施例方式请参阅图2a至图2q，为本发明所提出的具快速反应速度的金属氧化半导体P-N接面二极管制作方法，其第一实施例的制作流程示意图。如图2a所示，首先先提供一半导体基板210 ;在此实施例中，该半导体基板210包含了有一高掺杂浓度(N+型)的硅基板211与一低掺杂浓度(N-型)的外延层212此两部分；而其中低掺杂浓度的外延层212形成于高掺杂浓度的硅基板211之上，且其低掺杂浓度的外延层212具有一定的厚度，以提供本发明后续所需结构的形成。承上所述，接着便于该半导体基板210的表面上，也就是对其中的低掺杂浓度的外延层212所在的表面先进行氧化制作工艺，而于该半导体基板210的表面上形成一第一氧化层221 (Field Oxide)。其次，如图2b所示，再于该第一氧化层221上形成定义有一第一光致抗蚀剂图案的一第一光致抗蚀剂层BI，用以使该第一氧化层221蚀刻出该第一光致抗蚀剂图案；因而根据所述的该第一光致抗蚀剂图案对该第一氧化层221进行蚀刻，使得该第一光致抗蚀剂图案能转移至该第一氧化层221上。在此实施例中，所述的该第一光致抗蚀剂图案为一种防护环(Guard Ring)的结构，而所采用的蚀刻方式为根据其结构并向下倾斜蚀刻的干式蚀刻。完成蚀刻与移除蚀刻后的该第一光致抗蚀剂层BI的结果如图2c所
/Jn ο承上所述，此时的该第一氧化层221呈现有一开口而使该半导体基板210加以露出；接着，于该半导体基板210所露出的表面上形成一第二氧化层222并进行第一次离子注入制作工艺(1n Implantation)和热驱入(Thermal Drive-1n),以于该半导体基板210中形成一环形边缘层213，而呈现出如图2d所示的结果。在此实施例中，该第二氧化层222为一种与硅基材间的垫氧化层(Pad Oxide);该第二氧化层222所具 有的厚度可设计约为300A;而所进行的离子注入采用硼离子(B+)注入(Boron 1n Implantation)。详细来说，于此实施例中所进行的离子注入制作工艺，将硼离子或其他等效材料于该半导体基板210内作均匀和特定深度的注入，使环形边缘层213能成为一均匀的P型传导材质。承上所述，接着如图2e所示，再于该第一氧化层221的部分表面上形成定义有一第二光致抗蚀剂图案的一第二光致抗蚀剂层B2，并根据该第二光致抗蚀剂图案对该第一氧化层221和该第二氧化层222进行蚀刻，以将该第二光致抗蚀剂图案转移至该第一氧化层221上，并移除蚀刻后的该第二光致抗蚀剂层B2，而使蚀刻后的该第一氧化层221可视为一掩模层，如图2f所示。在此实施例中，该第二光致抗蚀剂层B2形成于所述的开口 一侧的该第一氧化层221上，用以对外露的另一部分的第一氧化层221进行蚀刻移除。此外，所外露的部分第二氧化层222也一并被移除；而位于该第二光致抗蚀剂层B2下方的一小部分第二氧化层222则可被保留，从而便会造成后续相关构造于形成之时于此一对应位置上呈现相应凸出。然而，在此实施例中，以移除蚀刻后的第二光致抗蚀剂层B2后，再加以蚀刻移除所余的小部分第二氧化层222作示意与说明。其次，如图2g所示，依序于该半导体基板210和该环形边缘层213所露出的表面上形成一栅极氧化层(Gate Oxide) 223，并再于该栅极氧化层223和该第一氧化层221(该掩模层)的表面上形成一多晶娃结构224,且接着于该多晶娃结构224的表面上形成一多晶娃氧化层(Polysilicon Oxide) 2250在此实施例中，该多晶娃结构224以化学气相沉积(Chemical Vapor Deposition,简称为CVD)制作工艺于该栅极氧化层223和该第一氧化层221 (该掩模层)的表面上形成。而形成于该多晶硅结构224之上的该多晶硅氧化层225，可由该多晶硅结构224进行氧化而产生。承上所述，接着如图2h所示，于该多晶硅氧化层225上形成定义有一第三光致抗蚀剂图案的一第三光致抗蚀剂层B3，而所述的该第三光致抗蚀剂图案即为晶片对应的栅极图案。其次，如图2i所示，便根据该第三光致抗蚀剂图案对该多晶硅氧化层225、该多晶硅结构224和该栅极氧化层223以干式蚀刻方式垂直地向下进行蚀刻，以将该第三光致抗蚀剂图案转移至该多晶硅氧化层225、该多晶硅结构224和该栅极氧化层223上。而于此图2i所示的步骤中，还包括接着以硼离子(B+)进行第二次离子注入制作工艺，以于该半导体基板210中形成一中心导接层214 ;此一步骤于所形成的该中心导接层214中所进行的离子注入，为在区域上作相对位置较为深层(De印)的分布与注入。且在此实施例中，该环形边缘层213于一侧衔接于该第一氧化层221 (该掩模层)，该中心导接层214则和该栅极氧化层223、该多晶硅结构224呈现相间隔；同时，一部分的该中心导接层214并衔接于该环形边缘层213的另一侧，使得两者可形成同一个离子注入区域。其次，如图2j所示，先移除蚀刻后的该第三光致抗蚀剂层B3，并再接着以硼离子(B+)进行第三次离子注入制作工艺，以于该半导体基板210中、且于该中心导接层214的侧面形成一通道区域(channel region) 215 ;而此一步骤于所形成的该通道区域215中所进行的离子注入，为在区域上作相对位置较为浅层(Shallow)的分布与注入。是以，所形成的该通道区域215相对地位于该栅极氧化层223之下。另一方面，在此实施例中，所形成的该通道区域215的一侧面可呈现出45度角的倾斜型式。承上所述，接着如图2k和图21所示，于该第一氧化层221 (该掩模层)、该多晶硅氧化层225、该多晶硅结构224、该栅极氧化层223、该环形边缘层213和该中心导接层214所露出的表面上进行化学气相沉积(CVD)制作工艺，用以先形成出一沉积层230;该沉积层230以氮化硅(SiN)为材料，且于沉积的设计上其所具有的厚度可约为1000 A。之后，再以反蚀刻(Etch Back)的方式对该沉积层230进行蚀刻，也就是仍以干式蚀刻的方式但不使用任何的光致抗蚀剂图案，而是依所设定的时间来均匀地对该沉积层230进行向下的蚀亥1J，从而露出该第一氧化层221 (该掩模层)的表面、以及露出该多晶娃氧化层225、该环形边缘层213和该中心导接层214的部分表面，因而于该中心导接层214的部分表面上形成出一氮化娃层231,且该氮化娃层231也同时形成于该多晶娃结构224和该栅极氧化层223所构成的导电栅极所在位置的侧壁上(形成spacer)。其蚀刻的结果如图21中所示。其次，如图2m所示，在该第一氧化层221 (该掩模层)、该多晶硅氧化层225、该环形边缘层213、该中心导接层214和该氮化硅层231所露出的表面上以蒸镀方式(Evaporation)形成一金属蒸镀层232的薄膜。而在此实施例中，所使用的金属蒸镀材料可为金(Au)或钼(Pt)，且其所需蒸镀的厚度可约为几百A。接着，对该金属蒸镀层232进行扩散处理(Diffusion)，而能将以薄膜形式蒸镀于其表面上的该金属蒸镀层232的材料，扩散至该环形边缘层213和该中心导接层214的内部而形成如图2n所示的一金属扩散层235 ;并于所需的扩散处理完成后，移除所余的该金属蒸镀层232。之后，以湿式蚀刻方式移除该多晶硅氧化层225而形成如图2ο所示的结果；也就是位于该多晶硅结构224两侧的该氮化娃层231并会凸出于该多晶娃结构224。承上所述，如图2ρ所示，便是接着于该第一氧化层221 (该掩模层)、该多晶硅结构224、该环形边缘层213、该中心导接层214和该氮化硅层231所露出的表面上进行金属派镀(Metal Sputtering)制作工艺，以形成如图所示的一金属派镀层240。而在此实施例中，该金属派镀层240由一第一金属层241和一第二金属层242这两部分所构成。其分别的形成步骤为:先于该第一氧化层221 (该掩模层)、该多晶硅结构224、该环形边缘层213、该中心导接层214和该氮化硅层231所露出的表面上进行金属溅镀，以形成该第一金属层241 ;也就是此时的该第一金属层241覆盖了整个晶片的顶面。其次，进行快速热制作工艺(Rapid Thermal Processing,简称为RTP),以形成金属与娃的合金层。之后,再于该第一金属层241上进行金属溅镀，以形成该第二金属层242。在此实施例中，该第一金属层241可采用钛金属(Ti)的材质或氮化钛(TiN)的薄膜来构成；而该第二金属层242则可采用铝、娃、铜(Al/Si/Cu)的合金来构成。最后，对该金属溅镀层240进行蚀刻，以将该第一氧化层221 (该掩模层)的部分表面加以露出而形成如图2q所示的结果。详细来说采用金属蚀刻(Metal Etching)制作工艺，并于该金属溅镀层240上形成定义有一第四光致抗蚀剂图案的一第四光致抗蚀剂层(未显示于附图)，用以根据此光致抗蚀剂图案来针对如图2p中所示晶片右侧区域的部分金属溅镀层240进行金属蚀刻，进而再移除完成蚀刻后的该第四光致抗蚀剂层，而成为如图2q中所示的最后晶片样式。而在此实施例中，于金属蚀刻后还包含进行热融合(Sintering)制作工艺，以加强该金属溅镀层240于所述相关构造的表面上的密合。最后，进行晶片允收测试(Wafet Acceptance Test,简称为WAT),来对完成所有制作工艺后的晶片进行结构的电性测试。是故，图2q中所示的最后晶片样式，便为利用本发明的第一实施例所提出的金属氧化半导体P-N接面二极管制作方法所完成的一金属氧化半导体P-N接面二极管。如该图所示可知，其结构包含有:一半导体基板210、一第一氧化层221 (掩模层)、一环形边缘层213、一栅极氧化层223、一多晶娃结构224、一中心导接层214、一氮化娃层231、一金属扩散层235、一通道区域215以及一金属派镀层240。其中该第一氧化层221 (该掩模层)形成于该半导体基板210上，且位于其晶片右侧区域的部分表面呈现露出；该环形边缘层213以离子注入制作工艺与热驱入形成于该半导体基板210中，并于一侧衔接于该第一氧化层221 (该掩模层)；该栅极氧化层223形成于该半导体基板210的部分表面上，而该多晶硅结构224则对应该栅极氧化层223而形成于其上；该中心导接层214以离子注入制作工艺形成于该半导体基板210中，并以其中一部分衔接于该环形边缘层213的另一侧，并同时和该栅极氧化层223呈现相间隔；该氮化硅层231形成于该中心导接层214的部分表面上并位于该多晶硅结构224的两侧，该氮化硅层231并凸出于该多晶硅结构224;该金属扩散层235以扩散方式形成于该环形边缘层213和该中心导接层214的内部；该通道区域215以离子注入制作工艺形成于该中心导接层214的侧面并位于该栅极氧化层223之下；而该金属溅镀层240则形成于该第一氧化层221 (该掩模层)、该多晶硅结构224、该环形边缘层213、该中心导接层214和该氮化硅层231上。本发明还可根据上述所完成的金属氧化半导体P-N接面二极管所具有的结构与设计概念，将第一实施例的部分制作工艺加以变化，使得以此制作方法所完成的金属氧化半导体P-N接面二极管也具有类似的特征和功效。现以一第二实施例来进行本发明的变化说明。请参阅图3a至图3d，为本发明所提出的具快速反应速度的金属氧化半导体P-N接面二极管的制作方法，其第二实施例的制作流程示意图。在此实施例中，在包含有一高掺杂浓度(N+型)的硅基板311与一低掺杂浓度(N-型)的外延层312的一半导体基板310的右侧形成一第一氧化层321作为一掩模层，以及在该半导体基板310中以离子注入制作工艺与热驱入形成一环形边缘层313，和于对应构造上形成一栅极氧化层323、一多晶硅结构324和一多晶硅氧化层325的流程步骤与详细内容设计，皆和第一实施例的图2a至2h的附图示意及其对应的实施说明相同，因而于此实施例的说明中便不多加赘述。承上所述，在此实施例中，承上述第一实施例中的图2h的示意，而接着如图3a所示的步骤，便是根据具有定义为晶片对应栅极图案的第三光致抗蚀剂图案的第三光致抗蚀剂层B3，对多晶硅氧化层325以湿式蚀刻方式进行蚀刻，并对该多晶硅结构324和该栅极氧化层323以干式蚀刻方式垂直地向下进行蚀刻，以将第三光致抗蚀剂图案转移至该多晶硅结构324和该栅极氧化层323上。所以，在此实施例中，便使得蚀刻后如图3a中所示的多晶硅氧化层325’的长度小于该多晶硅结构324和该栅极氧化层323的长度，而将该多晶硅氧化层325’呈现出梯形的样式。而于此图3a所示的步骤中，还包括接着以硼离子(B+)进行第二次离子注入制作工艺，以于该半导体基板310中形成出和该栅极氧化层323、该多晶硅结构324呈现相间隔、并有一部分衔接于该环形边缘层313的另一侧的一中心导接层314。同样的，该中心导接层314为区域上相对位置较为深层(De印)的分布与注入。另一方面，图3a所示的步骤还包括接着进行第三次离子注入制作工艺，以于该环形边缘层313和该中心导接层314的内部形成一离子注入层334 ;在此实施例中，形成该离子注入层334所进行的离子注入，采用氩离子(Ar+)注入。其次，如图3b所示，先移除蚀刻后的该第三光致抗蚀剂层B3，并再接着以硼离子(B+)进行第四次离子注入制作工艺，以于该半导体基板310中、且于该中心导接层314的侧面形成一通道区域315。同样的，该通道区域315为区域上相对位置较为浅层(Shallow)的分布与注入，并且所形成的该通道区域315相对地位于该栅极氧化层323之下。同样的，所形成的该通道区域315的一侧面可呈现出45度角的倾斜型式。承上所述，如图3c所示，类似的步骤便是接着于该第一氧化层321 (该掩模层)、该多晶硅氧化层325’、该多晶硅结构324、该环形边缘层313、该中心导接层314和该栅极氧化层323所露出的表面上进行金属溅镀制作工艺，以形成如图所示由一第一金属层341和一第二金属层341所构成的一金属溅镀层340。同理，在此实施例中，其形成步骤先于该第一氧化层321 (该掩模层)、该多晶硅氧化层325’、该多晶硅结构324、该环形边缘层313、该中心导接层314和该栅极氧化层323所露出的表面上进行金属溅镀，以形成覆盖了整个晶片顶面的该第一金属层341。其次，进行快速热制作工艺(RTP)，以修正金属溅镀制作工艺的结果。之后，再于该第一金属层341上进行金属溅镀，以形成该第二金属层342。同样的，该第一金属层341可采用钛金属(Ti)的材质或氮化钛(TiN)的薄膜来构成；而该第二金属层342则可采用铝、硅、铜(Al/Si/Cu)的合金来构成。最后，也以和第一实施例相同的方式，也就是利用具有一第四光致抗蚀剂图案的一第四光致抗蚀剂层(未显示于附图)来针对如图3c中所示晶片右侧区域的部分金属溅镀层340进行金属蚀刻，进而再移除完成蚀刻后的该第四光致抗蚀剂层，而成为如图3d中所不的将该第一氧化层321 (该掩模层)的部分表面加以露出的最后晶片样式。同样的，于金属蚀刻后还包含进行热融合(Sintering)制作工艺，以加强该金属溅镀层340于所述相关构造的表面上的密合。最后，进行晶片允收测试(WAT)，来对完成所有制作工艺后的晶片进行结构的电性测试。是故，图3d中所示的最后晶片样式，便为利用本发明的第二实施例所提出的金属氧化半导体P-N接面二极管制作方法所完成的一金属氧化半导体P-N接面二极管。如该图所示可知，其结构包含有:一半导体基板310、一第一氧化层321 (掩模层)、一环形边缘层313、一栅极氧化层323、一多晶娃结构324、一多晶娃氧化层325’、一中心导接层314、一离子注入层334、一通道区域315以及一金属溅镀层340。其中该第一氧化层321 (该掩模层)形成于该半导体基板310上，且位于其晶片右侧区域的部分表面呈现露出；该环形边缘层313以离子注入制作工艺与热驱入形成于该半导体基板310中，并于一侧衔接于该第一氧化层321 (该掩模层)；该栅极氧化层323形成于该半导体基板310的部分表面上，而该多晶硅结构324则对应该栅极氧化层323而形成于其上；该多晶硅氧化层325’则位于该栅极氧化层323上；该中心导接层314以离子注入制作工艺形成于该半导体基板310中，并以其中一部分衔接于该环形边缘层313的另一侧，并同时和该栅极氧化层323呈现相间隔；该离子注入层334以离子注入制作工艺形成于该环形边缘层313和该中心导接层314的内部；该通道区域315以离子注入制作工艺形成于该中心导接层314的侧面并位于该栅极氧化层323之下；而该金属溅镀层340则形成于该第一氧化层321 (该掩模层)、该多晶硅结构324、该多晶硅氧化层325’、该环形边缘层313、该中心导接层314和该栅极氧化层323上。综上所述，利用本发明所述的制作方法所完成的金属氧化半导体P-N接面二极管，其晶片上靠近其该第一氧化层321 (该掩模层)一侧的装置(device)设置区域将能有效隔绝外在环境而成为阻绝电流的一种防护环(guard ring)结构，使其漏电流的现象得以有效改善。其次，利用所设计的其金属扩散层235或者其离子注入层334的构造，经由相关技术的电性测试后，本发明所提出的金属氧化半导体P-N接面二极管能表现出较低的反向电压漏电流、较低的正向偏置电压(Vf)、较高的反向耐电压值以及较短的反向回复时间(tEE)等特性。如此一来，本发明所提出的金属氧化半导体P-N接面二极管及其制作方法，便能有效地解决如先前技术中所述的相关缺失，进而成功地达成了本案发展的主要目的。综上所述，虽然已结合以上较佳实施例揭露了本发明，然而其并非用以限定本发明。本发明所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作各种的更动与润饰。因此，本发明的保护范围应以附上的权利要求所界定的为准。
权利要求
1.一种具快速反应速度的金属氧化半导体P-N接面二极管的制作方法，该方法包含下列步骤: 提供一半导体基板； 进行第一次离子注入制作工艺并进行热驱入，以于该半导体基板中形成一环形边缘层； 在该半导体基板上形成一掩模层； 在该半导体基板和该环形边缘层的表面上形成一栅极氧化层，并于该栅极氧化层和该掩模层的表面上形成一多晶娃结构，且于该多晶娃结构的表面上形成一多晶娃氧化层；对该多晶硅氧化层、该多晶硅结构和该栅极氧化层进行蚀刻并进行第二次离子注入制作工艺，以形成一中 心导接层； 进行第三次离子注入制作工艺，以在该中心导接层的侧面形成一通道区域； 在该中心导接层的部分表面上形成一氮化娃层； 在该掩模层、该多晶硅氧化层、该环形边缘层、该中心导接层和该氮化硅层所露出的表面上形成一金属蒸镀层； 对该金属蒸镀层进行扩散处理，以将该金属蒸镀层的材料扩散至该环形边缘层和该中心导接层的内部而形成一金属扩散层后，移除该金属蒸镀层； 移除该多晶硅氧化层，并在该掩模层、该多晶硅结构、该环形边缘层、该中心导接层和该氮化硅层所露出的表面上形成一金属溅镀层；以及 对该金属溅镀层进行蚀刻，以将该掩模层的部分表面加以露出。
2.如权利要求1所述的金属氧化半导体P-N接面二极管制作方法，其中该半导体基板包含一高掺杂浓度(N+型)的硅基板与一低掺杂浓度(N-型)的外延层。
3.如权利要求1所述的金属氧化半导体P-N接面二极管制作方法，其中该方法包含下列步骤: 在该半导体基板的表面上形成一第一氧化层； 在该第一氧化层上形成一第一光致抗蚀剂层，且定义该第一光致抗蚀剂层具有一第一光致抗蚀剂图案； 根据该第一光致抗蚀剂图案对该第一氧化层进行蚀刻，以将该第一光致抗蚀剂图案转移至该第一氧化层上，并移除蚀刻后的该第一光致抗蚀剂层； 在该半导体基板所露出的表面上形成一第二氧化层并进行所述的第一次离子注入制作工艺； 在该第一氧化层的部分表面上形成一第二光致抗蚀剂层，且定义该第二光致抗蚀剂层具有一第二光致抗蚀剂图案；以及 根据该第二光致抗蚀剂图案对该第一氧化层和该第二氧化层进行蚀刻，以将该第二光致抗蚀剂图案转移至该第一氧化层上而形成该掩模层，并移除蚀刻后的该第二光致抗蚀剂层。
4.如权利要求1所述的金属氧化半导体P-N接面二极管制作方法，其中该方法包含下列步骤: 在该多晶硅氧化层上形成一第三光致抗蚀剂层，且定义该第三光致抗蚀剂层具有一第三光致抗蚀剂图案；以及根据该第三光致抗蚀剂图案对该多晶硅氧化层、该多晶硅结构和该栅极氧化层进行蚀亥IJ，以将该第三光致抗蚀剂图案转移至该多晶硅氧化层、该多晶硅结构和该栅极氧化层上，并移除蚀刻后的该第三光致抗蚀剂层。
5.如权利要求1所述的金属氧化半导体P-N接面二极管制作方法，其中该多晶硅结构以化学气相沉积制作工艺于该栅极氧化层和该掩模层的表面上形成。
6.如权利要求1所述的金属氧化半导体P-N接面二极管制作方法，其中该方法包含下列步骤: 进行化学气相沉积制作工艺，而于该掩模层、该多晶硅氧化层、该多晶硅结构、该栅极氧化层、该环形边缘层和该中心导接层所露出的表面上形成一沉积层；以及 对该沉积层进行蚀刻，以露出该掩模层的表面、并露出该多晶硅氧化层、该环形边缘层和该中心导接层的部分表面，而形成该氮化硅层。
7.如权利要求1所述的金属氧化半导体P-N接面二极管制作方法，其中该方法包含下列步骤: 在该掩模层、该多晶硅结构、该环形边缘层、该中心导接层和该氮化硅层所露出的表面上进行金属溅镀制作工艺，以形成一第一金属层； 进行快速热制作工艺，以修正金属溅镀制作工艺的结果；以及 在该第一金属层上进行金属溅镀制作工艺，以形成一第二金属层，而该第一金属层和该第二金属层构成为该金属溅镀层。
8.如权利要求1所述的金属氧化半导体P-N接面二极管制作方法，其中该方法包含下列步骤: 在该金属溅镀层上形成一第四光致抗蚀剂层，且定义该第四光致抗蚀剂层具有一第四光致抗蚀剂图案； 根据该第四光致抗蚀剂图案对部分的该金属溅镀层进行金属蚀刻制作工艺，以将该掩模层的部分表面加以露出；以及 移除蚀刻后的该第四光致抗蚀剂层。
9.如权利要求1所述的金属氧化半导体P-N接面二极管制作方法，其中该方法包含下列步骤:进行热融合制作工艺，以加强该金属溅镀层的密合。
10.一种金属氧化半导体P-N接面二极管，包含有: 半导体基板； 掩模层，形成于该半导体基板上，该掩模层的部分表面呈现露出； 环形边缘层，以离子注入制作工艺与热驱入而形成于该半导体基板中，并于一侧衔接于该掩模层； 栅极氧化层，形成于该半导体基板的部分表面上； 多晶硅结构，对应该栅极氧化层而形成于该栅极氧化层上； 中心导接层，以离子注入制作工艺而形成于该半导体基板中，该中心导接层的一部分衔接于该环形边缘层的另一侧，且该中心导接层和该栅极氧化层呈现相间隔； 氮化硅层，形成于该中心导接层的部分表面上并位于该多晶硅结构的两侧，该氮化硅层并凸出于该多晶娃结构； 金属扩散层，以扩散方式形成于该环形边缘层和该中心导接层的内部；通道区域，以离子注入制作工艺而形成于该中心导接层的侧面并位于该栅极氧化层之下；以及 金属溅镀层，形成于该掩模层、该多晶硅结构、该环形边缘层、该中心导接层和该氮化硅层上。
11.一种金属氧化半导体P-N接面二极管制作方法，该方法包含下列步骤: 提供一半导体基板； 进行第一次离子注入制作工艺并进行热驱入，以于该半导体基板中形成一环形边缘层； 在该半导体基板上形成一掩模层； 在该半导体基板和该环形边缘层的表面上形成一栅极氧化层，并于该栅极氧化层和该掩模层的表面上形成一多晶娃结构，且于该多晶娃结构的表面上形成一多晶娃氧化层；对该多晶硅氧化层、该多晶硅结构和该栅极氧化层进行蚀刻并进行第二次离子注入制作工艺，以形成一中心导接层； 进行第三次离子注入制作工艺，以于该环形边缘层和该中心导接层的内部形成一离子注入层； 进行第四次离子注入制作工艺，以于该中心导接层的侧面形成一通道区域； 在该掩模层、该多晶硅结构、该多晶硅氧化层、该环形边缘层、该中心导接层和该栅极氧化层所露出的表面上形成一金属溅镀层；以及 对该金属溅镀层进行蚀刻，以将该掩模层的部分表面加以露出。
12.如权利要求11所述的金属氧化半导体P-N接面二极管制作方法，其中该半导体基板包含一高掺杂浓度(N+型)的硅基板与一低掺杂浓度(N-型)的外延层。
13.如权利要求11所述的金属氧化半导体P-N接面二极管制作方法，其中该方法包含下列步骤: 在该半导体基板的表面上形成一第一氧化层； 在该第一氧化层上形成一第一光致抗蚀剂层，且定义该第一光致抗蚀剂层具有一第一光致抗蚀剂图案； 根据该第一光致抗蚀剂图案对该第一氧化层进行蚀刻，以将该第一光致抗蚀剂图案转移至该第一氧化层上，并移除蚀刻后的该第一光致抗蚀剂层； 在该半导体基板所露出的表面上形成一第二氧化层并进行所述的第一次离子注入制作工艺； 在该第一氧化层的部分表面上形成一第二光致抗蚀剂层，且定义该第二光致抗蚀剂层具有一第二光致抗蚀剂图案；以及 根据该第二光致抗蚀剂图案对该第一氧化层和该第二氧化层进行蚀刻，以将该第二光致抗蚀剂图案转移至该第一氧化层上而形成该掩模层，并移除蚀刻后的该第二光致抗蚀剂层。
14.如权利要求11所述的金属氧化半导体P-N接面二极管制作方法，其中该方法包含下列步骤: 在该多晶硅氧化层上形成一第三光致抗蚀剂层，且定义该第三光致抗蚀剂层具有一第三光致抗蚀剂图案；以及根据该第三光致抗蚀剂图案对该多晶硅氧化层、该多晶硅结构和该栅极氧化层进行蚀亥IJ，以将该第三光致抗蚀剂图案转移至该多晶硅结构和该栅极氧化层上，且使蚀刻后的该多晶硅氧化层的长度小于该多晶硅结构的长度，并移除蚀刻后的该第三光致抗蚀剂层。
15.如权利要求11所述的金属氧化半导体P-N接面二极管制作方法，其中该多晶硅结构以化学气相沉积制作工艺于该栅极氧化层和该掩模层的表面上形成。
16.如权利要求11所述的金属氧化半导体P-N接面二极管制作方法，其中该方法包含下列步骤: 在该掩模层、该多晶硅结构、该多晶硅氧化层、该环形边缘层、该中心导接层和该栅极氧化层所露出的表面上进行金属溅镀制作工艺，以形成一第一金属层； 进行快速热制作工艺，以修正金属溅镀制作工艺的结果；以及 在该第一金属层上进行金属溅镀制作工艺，以形成一第二金属层，而该第一金属层和该第二金属层构成为该金属溅镀层。
17.如权利要求11所述的金属氧化半导体P-N接面二极管制作方法，其中该方法包含下列步骤: 在该金属溅镀层上形成一第四光致抗蚀剂层，且定义该第四光致抗蚀剂层具有一第四光致抗蚀剂图案； 根据该第四光致抗蚀剂图案对部分的该金属溅镀层进行金属蚀刻制作工艺，以将该掩模层的部分表面加以露 出；以及 移除蚀刻后的该第四光致抗蚀剂层。
18.如权利要求11所述的金属氧化半导体P-N接面二极管制作方法，其中该方法包含下列步骤:进行热融合制作工艺，以加强该金属溅镀层的密合。
19.一种金属氧化半导体P-N接面二极管，包含有: 半导体基板； 掩模层，形成于该半导体基板上，该掩模层的部分表面呈现露出； 环形边缘层，以离子注入制作工艺与热驱入而形成于该半导体基板中，并于一侧衔接于该掩模层； 栅极氧化层，形成于该半导体基板的部分表面上； 多晶硅结构，对应该栅极氧化层而形成于该栅极氧化层上； 多晶硅氧化层，形成于该多晶硅结构上； 中心导接层，以离子注入制作工艺而形成于该半导体基板中，该中心导接层的一部分衔接于该环形边缘层的另一侧，且该中心导接层和该栅极氧化层呈现相间隔； 离子注入层，以离子注入制作工艺而形成于该环形边缘层和该中心导接层的内部； 通道区域，以离子注入制作工艺而形成于该中心导接层的侧面并位于该栅极氧化层之下；以及 金属溅镀层，形成于该掩模层、该多晶硅结构、该多晶硅氧化层、该环形边缘层、该中心导接层和该栅极氧化层上。
全文摘要
本发明公开一种具快速反应速度的金属氧化半导体P-N接面二极管及其制作方法。该二极管包含有半导体基板、掩模层、环形边缘层、栅极氧化层、多晶硅结构、中心导接层、氮化硅层、金属扩散层、通道区域以及金属溅镀层。而该方法包含下列步骤在半导体基板上形成掩模层；在半导体基板上形成栅极氧化层，并于其上形成多晶硅结构；以离子注入制作工艺于半导体基板中形成环形边缘层、中心导接层、通道区域；在中心导接层的部分表面上形成凸出多晶硅结构的氮化硅层；在环形边缘层和中心导接层的内部形成金属扩散层；以及形成金属溅镀层并露出掩模层的部分表面。
文档编号H01L29/861GK103208422SQ20121000764
公开日2013年7月17日 申请日期2012年1月11日 优先权日2012年1月11日
发明者赵国梁, 郭鸿鑫, 苏子川, 陈美玲 申请人:英属维京群岛商节能元件股份有限公司