系统级封装结构及其封装方法
【专利摘要】本发明涉及一种系统级封装结构及其封装方法。该系统级封装结构包括第一衬底和第二衬底，第一衬底包括一个或多个第一芯片单元和位于第一芯片单元上的第一焊垫；第二衬底包括一个或多个第二芯片和位于第二芯片上的第二焊垫；第一衬底和第二衬底键合连接，第二芯片和与第二芯片对应的一个或多个第一芯片单元键合连接，且第一焊垫和第二焊垫键合连接。本发明采用相同结构和存储容量的第一芯片单元，简化了工艺设计，同时方便的实现第二芯片的存储容量的扩展。
【专利说明】系统级封装结构及其封装方法
【技术领域】
[0001]本发明涉及半导体制造领域，特别涉及一种系统级封装结构及其封装方法。
【背景技术】
[0002]随着集成电路芯片变得越来越小，集成度越来越高，同时必须不断的减小集成电路芯片的封装尺寸，为了达到上述目的，目前广泛的使用系统级封装技术，从而达到减小封装的尺寸。
[0003]系统级封装是在一个半导体封装结构内将多个不同类型或功能的芯片封装在一起，构成一个集成度高、功能更加完整的封装结构。
[0004]目前采用的系统级封装是先设计出能够实现某种具体功能的系统级芯片，在根据所设计出来的系统级芯片的尺寸、焊垫数量和结构以及所需的存储容量等参数来设计与系统级芯片相对应的存储器芯片。在实际的应用中，不同的仪器、设备、电子产品等所需要的系统级芯片都是不同的，这样需要根据不同的系统级芯片设计出对应的储存器芯片，这样会造成储存器设计的工艺繁杂，针对不同的系统级芯片要设计出不同的存储器芯片。而一旦生产出多余的存储器芯片后，也会造成这种储存器的浪费，不利于工业上节约成本。
【发明内容】
[0005]本发明要解决的技术问题就是提供一种系统级封装结构及其封装方法，这种系统级封装结构及其封装方法能够预先统一地设计出第一芯片单元，简化了第一芯片单元的设计，根据第二芯片的尺寸和/或所需的存储容量，确定与第二芯片对应的第一芯片单元的数量，能够方便的实现第二芯片所需容量的扩展。
[0006]为了解决上述问题，本发明所利用的技术方案是提供一种系统级封装结构，包括:
[0007]第一衬底，所述第一衬底包括一个或多个第一芯片单元和位于所述第一芯片单元上的第一焊垫；
[0008]第二衬底，所述第二衬底包括一个或多个第二芯片和位于所述第二芯片上的第二
焊垫；
[0009]所述第一衬底和所述第二衬底键合连接，所述第二芯片和与所述第二芯片对应的一个或多个第一芯片单元键合连接，且所述第一焊垫和所述第二焊垫键合连接。
[0010]优选的，所述第一芯片单元包括一个或多个结构相同的存储器芯片。
[0011]优选的，所述第一芯片单元包括多个具有不同结构的存储器芯片。例如，第一芯片单元中的多个存储器芯片可以是存储器芯片上的焊垫数量不同，也可以是焊垫大小、形状或位置的不同，还可以是存储器芯片的尺寸的不同。
[0012]优选的，第一芯片单元中的多个存储器芯片具有相同的存储容量或不同的存储容量。
[0013]优选的，所述存储器为易失性存储器或非易失性存储器。更优选的，所述存储器为闪存、DRAM或相变存储器。
[0014]优选的，所述第二芯片为能够实现多种逻辑功能的系统级芯片。
[0015]优选的，根据所述第二芯片所需的存储容量，确定与所述第二芯片对应的第一芯片单元的数量，根据确定的所述第一芯片单元的数量和布置方式，确定第二芯片的尺寸及布置方式。例如，根据第二芯片所需的储存容量，可以是第二芯片对应一个第一芯片单元，可以是第二芯片对应多个第一芯片单元，还可以是第二芯片对应第一芯片单元中的一部分或半个第一芯片单元。
[0016]优选的，根据所述第二芯片的尺寸，确定与所述第二芯片对应的第一芯片单元的数量，根据确定的所述第一芯片单元的数量和布置方式，确定第二芯片的布置方式。例如，根据第二芯片的尺寸大小，可以是第二芯片对应一个第一芯片单元，可以是第二芯片对应多个第一芯片单元，还可以是第二芯片对应第一芯片单元中的一部分或半个第一芯片单
J Li ο
[0017]优选的，根据确定使用的所述第一芯片单元中的第一焊垫的数量及布置确定所述第二芯片中的第二焊垫的数量及布置。
[0018]本发明还提供一种系统级封装方法，包括下列步骤:
[0019]在第一衬底上形成具有一个或多个第一芯片单元和位于所述第一芯片单元上的
第一焊垫；
[0020]在第二衬底上形成具有一个或多个第二芯片和位于所述第二芯片上的第二焊垫；
[0021]将所述第一衬底和所述第二衬底键合连接，使得所述第二芯片和与所述第二芯片对应的一个或多个第一芯片单元键合连接，且所述第一焊垫和所述第二焊垫键合连接。
[0022]优选的，第一芯片单元包括一个或多个结构相同的存储器芯片。
[0023]优选的，第一芯片单元包括多个具有不同结构的存储器芯片。
[0024]优选的，多个存储器芯片具有相同的存储容量或不同的存储容量。
[0025]优选的，根据所述第二芯片所需的存储容量，确定与所述第二芯片对应的第一芯片单元的数量，根据确定的所述第一芯片单元的数量和布置方式，确定第二芯片的尺寸及布置方式。
[0026]优选的，根据所述第二芯片的尺寸，确定与所述第二芯片对应的第一芯片单元的数量，根据确定的所述第一芯片单元的数量和布置方式，确定第二芯片的布置方式。
[0027]优选的，根据确定使用的所述第一芯片单元中的第一焊垫的数量及布置确定所述第二芯片中的第二焊垫的数量及布置。
[0028]优选的，对所述第二芯片和与所述第二芯片相对应的第一芯片单元进行切割并封装得到封装芯片。
[0029]本发明的优点在于，设计出相同的第一芯片单元，可以根据实际需要设计出各种不同尺寸、不同结构、不同容量大小并且与第一芯片单元对应的第二芯片。能够简化第一芯片单元的多次设计，节省了工艺设计和流程。
[0030]根据所述第二芯片所需的存储容量，确定与所述第二芯片对应的第一芯片单元的数量，根据确定的所述第一芯片单元的数量和布置方式，确定第二芯片的尺寸及布置方式。这样在不同的系统级封装结构中，能够根据第二芯片需要的存储容量来键合第一芯片单元的数量，非常方便的实现容量的扩展。
[0031]根据所述第二芯片的尺寸，确定与所述第二芯片对应的第一芯片单元的数量，根据确定的所述第一芯片单元的数量和布置方式，确定第二芯片的布置方式。这样根据需要选择各种不同的第二芯片的尺寸和形状，来满足不同电子产品中对系统级封装结构芯片尺寸和形状上的要求。
[0032]此外，对于已经设计并制造出来的第一芯片单元，可以与各种所需的第二芯片键合实现系统级封装，因此不会造成第一芯片单元的剩余和浪费，有利于节约制造成本。
【专利附图】
【附图说明】
[0033]图1是本发明系统级封装方法的流程示意图。
[0034]图2是本发明第一个实施例的系统级封装结构的示意图。
[0035]图3是本发明第二个实施例的系统级封装结构的示意图。
[0036]图4是本发明第三个实施例的系统级封装结构的示意图。
[0037]图5是本发明第三个实施例的系统级封装结构的剖面图。
[0038]图6是本发明第四个实施例的系统级封装结构的示意图。
[0039]图7是本发明第五个实施例的系统级封装结构的示意图。
[0040]图8是本发明第六个实施例的系统级封装结构的示意图。
【具体实施方式】
[0041]以下配合附图及本发明的实施例，进一步阐述本发明为了达到目的所采取的技术方案。
[0042]本发明所利用的技术方案是提供一种系统级封装结构，包括第一衬底和第二衬底，第一衬底包括一个或多个第一芯片单元和位于第一芯片单元上的第一焊垫；第二衬底包括一个或多个第二芯片和位于第二芯片上的第二焊垫；第一衬底和第二衬底键合连接，第二芯片和与第二芯片对应的一个或多个第一芯片单元键合连接，且第一焊垫和第二焊垫键合连接。
[0043]在本发明的实施例中，第一芯片单元为一个或多个结构相同的存储器芯片，第二芯片是能够实现多种逻辑功能的系统级芯片。其中，本领域的技术人员可知，储存器可以是各种易失性存储器或非易失性存储器，比如为闪存、DRAM或相变存储器。
[0044]根据第二芯片所需的存储容量，确定与第二芯片对应的第一芯片单元的数量，根据确定的第一芯片单元的数量和布置方式，确定第二芯片的尺寸及布置方式。
[0045]此外，可以根据第二芯片的尺寸，确定与第二芯片对应的第一芯片单元的数量，根据确定的第一芯片单元的数量和布置方式，确定第二芯片的布置方式。
[0046]在本发明的第一个优选的实施例中，第一芯片单元为一个存储器芯片，一个第二芯片对应一个第一芯片单兀。
[0047]在本发明的第二个优选的实施例中，第一芯片单元为一个存储器芯片，一个第二芯片对应多个第一芯片单元。
[0048]在本发明的第三个优选的实施例中，第一芯片单元为多个不同的存储器芯片，一个第二芯片对应一个第一芯片单元。[0049]在本发明的第四个优选的实施例中，第一芯片单元为多个不同的存储器芯片，一个第二芯片对应多个第一芯片单元。
[0050]在本发明的第五个优选的实施例中，第一芯片单元为多个不同的存储器芯片，多个第二芯片对应一个第一芯片单兀。
[0051]在本发明的第六个优选的实施例中，第一芯片单元为多个不同的存储器芯片，一个第二芯片对应一个或多个第一芯片单元的部分存储器芯片。
[0052]本领域的技术人员可知，可以根据第二芯片的尺寸大小和/或所需的储存容量，可以是第二芯片对应一个第一芯片单元，可以是第二芯片对应多个第一芯片单元，还可以是第二芯片对应第一芯片单元中的一部分或半个第一芯片单元，也可以是多个第二芯片对应一个第一芯片单元。根据确定使用的第一芯片单元中的第一焊垫的数量及布置确定第二芯片中的第二焊垫的数量及布置。
[0053]本发明还提供一种系统级封装方法，图1是本发明系统级封装方法的流程示意图，如图1所示,包括下列步骤:
[0054]S10,在第一衬底上形成具有一个或多个第一芯片单元和位于所述第一芯片单元上的第一焊垫；
[0055]S11，在第二衬底上形成具有一个或多个第二芯片和位于所述第二芯片上的第二
焊垫；
[0056]S12，将所述第一衬底和所述第二衬底键合连接，使得所述第二芯片和与所述第二芯片对应的一个或多个第一芯片单元键合连接，且所述第一焊垫和所述第二焊垫键合连接。
[0057]在本发明的三维封装方法中，可以根据所述第二芯片所需的存储容量，确定与所述第二芯片对应的第一芯片单元的数量，根据确定的所述第一芯片单元的数量和布置方式，确定第二芯片的尺寸及布置方式。
[0058]还可以根据所述第二芯片的尺寸，确定与所述第二芯片对应的第一芯片单元的数量，根据确定的所述第一芯片单元的数量和布置方式，确定第二芯片的布置方式。
[0059]根据确定使用的第一芯片单元中的第一焊垫的数量及布置确定第二芯片中的第二焊垫的数量及布置。
[0060]最后对第二芯片和与第二芯片相对应的第一芯片单元进行切割并封装得到封装
-H-* I I
心/T O
[0061]下面结合附图对本发明的具体实施例作出详细说明。
[0062]为了便于理解本发明的具体实施例，本发明中的实施例的附图只是示意性的画出了第一衬底上4X4阵列的存储器芯片，在实际的实施例中，根据晶圆的大小、形状和实际工艺，可以是任意数量的存储器芯片阵列。实施例的附图中第一衬底和第二衬底的上下位置关系、大小关系只是为了更好的图示出第一衬底和第二衬底之间的上下键合连接结构，以及第一芯片单元和第二芯片相对应的键合连接结构，在此并不做具体的限制。实施例的附图上的第一衬底上的存储器芯片的形状和大小只是示意性的表示不同的存储器芯片，并非限定在实际的晶圆上面制备的存储器芯片的物理形状和大小。
[0063]图2是本发明第一个实施例的系统级封装结构的示意图。如图2所示，在第一衬底10上面具有4X4阵列的存储器芯片11，每个储存器芯片11为一个第一芯片单元12，其中存储器芯片11的结构和存储容量相同，且第一芯片单元12上面都具有相同的第一焊垫(图中未不出)。在第一衬底10的上面具有第二衬底13,其中第二衬底13包括和第一芯片单元12相对应的4X4阵列的第二芯片14，以及位于第二芯片14上的第二焊垫(图中未示出)。第一衬底10和第二衬底13键合连接，同时第二芯片14和第一芯片单兀12 对应键合连接。
[0064]具体的系统级封装方法如下:在第一衬底10上面形成4X4阵列的第一芯片单元12，以及位于第一芯片单元12上的第一焊垫(图中未示出)，其中每个第一芯片单元12即为一个存储器芯片11。在第二衬底13上面形成4X4阵列的第二芯片14，以及位于第二芯片14上的第二焊垫(图中未示出)。例如，在制备第二芯片14的过程中，根据第二芯片14所需的存储容量确定每个第二芯片14对应一个第一芯片单元12，根据第一芯片单元12的4X4阵列的布置方式，这样确定了第二芯片14的尺寸和布置方式。在本实施例中，还可以根据第二芯片14的尺寸确定每个第二芯片14对应一个第一芯片单兀12,根据第一芯片单兀12的4X4阵列的布置方式，这样确定了第二芯片14的尺寸和布置方式。之后根据与第二芯片14对应的第一芯片单元12的第一焊垫的数量及布置，在第二衬底13中形成第二芯片14上的第二焊垫的数量及布置。再将第一衬底10和第二衬底13键合连接，使得第二芯片14和与第二芯片14对应的一个第一芯片单元12键合连接，且第一焊垫和第二焊垫键合连接(图中未示出)。
[0065]图3是本发明第二个实施例的系统级封装结构的示意图。其与第一个实施例的区另1J在于:第一芯片单兀22为一个存储器芯片21，第二芯片24对应2X2阵列的四个第一芯片单元22。在具体的系统级封装过程中，在制备第二芯片24的过程中，根据第二芯片24所需的存储容量确定一个第二芯片24需要四个第一芯片单元22，再根据确定的四个第一芯片单元22采用2X2阵列的布置方式，确定第二芯片24的尺寸和布置方式。在其他的实施例中，还可以是根据第二芯片24的尺寸确定一个第二芯片24对应四个第一芯片单元22，根据确定的四个第一芯片单元22的布置方式，确定第二芯片24的布置方式。之后根据使用的第一芯片单元22中的第一焊垫的数量及布置确定第二芯片中的第二焊垫的数量及布置。
[0066]在本发明其他的实施例的系统级封装结构和封装方法中，还可以综合考虑第二芯片的尺寸和所需的存储容量，确定与第二芯片对应的第一芯片单元的数量，根据确定的第一芯片单元的数量和布置方式确定第二芯片的尺寸和布置方式，再根据第一芯片单元中的第一焊垫的数量及布置确定第二芯片中的第二焊垫的数量及布置。例如第二芯片需要五个第一芯片单元的存储容量，我们可以使得一个第二芯片对应1X5阵列的第一芯片单元，如果考虑到第二芯片的尺寸在具体应用环境中限制在接近正方形，以及考虑到后续的切割的方便，我们可以使得第一个第二芯片对应2X3阵列的第一芯片单兀,根据确定的第一芯片单元的数量和布置方式确定第二芯片的尺寸和布置方式，再根据第一芯片单元中的第一焊垫的数量及布置确定第二芯片中的第二焊垫的数量及布置。
[0067]本领域的技术人员可知，在其他的实施例中，还可以是每个第二芯片对应其他阵列形式的存储器芯片，比如一个第二芯片对应1X2阵列的存储器芯片，也可以是对应1X4阵列的存储器芯片，还可以是一个第二芯片对应2X3阵列的存储器芯片，更可以是对应实际所需的其他阵列的存储器芯片。[0068]图4是本发明第三个实施例的系统级封装结构的示意图。其与第一个实施例的区别在于:第一芯片单元32为两个具有不同存储容量的存储器芯片311和312，第二芯片34与一个第一芯片单元32对应键合连接，也就是与两个存储器芯片311和312相对应。在实际的系统级封装过程中，根据第二芯片34所需的存储容量和第一芯片单元32包括的两个存储器芯片311和312的存储容量，确定一个第二芯片34对应一个第一芯片单元32，根据确定的一个第一芯片单兀32中的两个存储器311和312的布置方式确定第二芯片的尺寸和布置方式，再根据第一芯片单元32中的存储器311和312的焊垫的数量及布置确定第二芯片34的焊垫及布置方式。在其他的实施例的系统级封装过程中，根据第二芯片34的尺寸确定对应一个第一芯片单兀32,根据确定的第一芯片单兀32中的两个存储器芯片311和312的布置方式确定第二芯片的布置方式，之后根据第一单元32中的两个存储器芯片311和312的第一焊垫的数量及布置确定第二芯片34中的第二焊垫的数量及布置。
[0069]在本实施例的变形结构中，第一芯片单元32中可以是具有两个结构不同存储器芯片31，还可以是结构和存储容量都不同的两个存储器芯片构成的第一芯片单元32。在其他的实施例中，第一芯片单元32还可以是具有其他阵列形式的不全相同的存储器芯片31。
[0070]图5是本发明第三个实施例的系统级封装结构的剖面图，如图5所示，在第一衬底30上面包括两个第一芯片单元32，第一芯片单元32包括两个不同的存储器311和312，其中存储器311上面具有第一焊垫3111，存储器312上面具有第一焊垫3121。在第二衬底33上面包括两个第二芯片34，第二芯片34上面具有第二焊垫341和342。在图5所示的系统级封装结构中，第一衬底30和第二衬底33键合连接，一个第一芯片单元32和一个第二芯片34键合连接，且第一焊垫3111和3121与对应的第二焊垫341和342键合连接。
[0071]图6是本发明第四个实施例的系统级封装结构的示意图。其与第一个实施例的区别在于:第一芯片单元42为两个不同的存储器芯片411和412，第二芯片44与两个第一芯片单元42对应键合连接。在实际的系统级封装过程中，根据第二芯片44所需的存储容量确定对应两个第一芯片单元42，根据确定的两个第一芯片单元42和存储器芯片411和412的布置方式确定第二芯片44的实际尺寸和布置方式，再根据两个第一芯片单元42中的存储器411和412的第一焊垫的数量及布置确定第二芯片中的第二焊垫的数量及布置。在其他的实施例的系统级封装过程中，根据实际所需要的第二芯片的尺寸，确定第二芯片44对应两个第一芯片单元42，根据确定的两个第一芯片单元42的存储器411和412的布置方式确定第二芯片44的布置方式，再根据两个第一芯片单元42的存储器411和412的第一焊垫的数量及布置确定第二芯片中的第二焊垫的数量及布置。
[0072]在本实施例中的变形结构中，第二芯片44还可以是与其他阵列形式的第一芯片单元42对应键合连接。其中第一芯片单元42还可以是具有其他阵列形式的不全相同的存储器芯片。
[0073]图7是本发明第五个实施例的系统级封装结构的示意图。其与第一个实施例的区别在于:第一芯片单元52是两个不同的存储器芯片511和512，两个不同的第二芯片541和542与一个第一芯片单元52对应键合连接，从而使得两个不同的第二芯片541和542分别和相对应的两个不同的存储器芯片511和512对应键合连接。在实际的系统级封装过程中，根据第二芯片所需的存储容量确定对应半个第一芯片单元52，即第一芯片单元52中的存储器芯片511和512的任一个都可以满足第二芯片所需的存储容量，因此采用两个第二芯片541和542分别与第一芯片单元中的存储器芯片511和512对应键合连接。根据确定的第一芯片单兀52中存储器芯片511和512的布置方式确定第二芯片541和542的实际尺寸和布置方式，再根据第一芯片单元52中的存储器511和512的第一焊垫的数量及布置确定两个第二芯片中的第二焊垫的数量及布置。在其他的实施例的系统级封装过程中，根据实际所需要的第二芯片的尺寸，确定两个第二芯片541和542对应一个第一芯片单元52，根据确定的第一芯片单元52的存储器511和512的布置方式确定第二芯片541和542的布置方式，再根据第一芯片单元52的存储器511和512的第一焊垫的数量及布置确定第二芯片中的第二焊垫的数量及布置。
[0074]在本实施例中变形结构中，第一芯片单元还可以是四个不全相同的存储器芯片，两个或四个第二芯片与一个第一芯片单元对应键合连接。在其他的变形结构中，还可以是第一芯片单元具有多个不同的存储器芯片，多个第二芯片与一个第一芯片单元对应键合连接。
[0075]图8本发明第六个实施例的系统级封装结构的示意图。其与第一个实施例的区别在于:第一芯片单元62是四个不全相同的2X2阵列的存储器芯片，即存储器芯片611、612、613、614。在实际的设计第二芯片64的过程中，如果第二芯片64只需要三个存储器芯片的存储容量即可，则一个第二芯片64可以使用一个第一芯片单元62中的三个存储器芯片611、612、613，并与第一芯片单元62中的三个存储器芯片611、612、613键合连接。一个第二芯片64和一个第一芯片单元62键合连接，根据确定使用第一芯片单元62其中的三个存储器芯片611、612和613中的第一焊垫的数量及布置确定第二芯片64中的第二焊垫的数量及布置并键合连接，从而使得第二芯片64和一个第一芯片单元62中的三个存储器芯片键合611、612和613连接。在本实施例的变形结构中，第一芯片单元可以是I X 3阵列形式的不同的存储器芯片，可以是2X3阵列形式的不同存储器芯片，第一芯片单元还可以是其他阵列形式的不同的存储器芯片。其中，一个第二芯片和两个第一芯片单元键合连接，根据第二芯片的尺寸和所需的存储容量，确定使用的两个第一芯片单元中的所需的存储器芯片上的第一焊垫的数量及布置确定第二芯片中的第二焊垫的数量及布置并键合连接。在其他的变形结构中，一个第二芯片还可以是和多个第一芯片单元中的确定使用的多个存储器芯片键合连接。
[0076]上述实施例是用于例示性说明本发明的原理及其功效，但是本发明并不限于上述实施方式。本领域的技术人员均可在不违背本发明的精神及范畴下，在权利要求保护范围内，对上述实施例进行修改。因此本发明的保护范围，应如本发明的权利要求书所列。
【权利要求】
1.一种系统级封装结构，其特征在于，包括: 第一衬底，所述第一衬底包括一个或多个第一芯片单元和位于所述第一芯片单元上的第一焊垫； 第二衬底，所述第二衬底包括一个或多个第二芯片和位于所述第二芯片上的第二焊垫； 所述第一衬底和所述第二衬底键合连接，所述第二芯片和与所述第二芯片对应的一个或多个第一芯片单元键合连接，且所述第一焊垫和所述第二焊垫键合连接。
2.根据权利要求1所述的系统级封装结构，其特征在于，所述第一芯片单元包括一个或多个结构相同的存储器芯片。
3.根据权利要求1所述的系统级封装结构，其特征在于，所述第一芯片单元包括多个具有不同结构的存储器芯片。
4.根据权利要求2或3所述的系统级封装结构，其特征在于，多个所述存储器芯片具有相同的存储容量或不同的存储容量。
5.根据权利要求4所述的系统级封装结构，其特征在于，所述存储器为易失性存储器或非易失性存储器。
6.根据权利要求4所述的系统级封装结构，其特征在于，所述存储器为闪存、DRAM或相变存储器。
7.根据权利要求1所述的系 统级封装结构，其特征在于，所述第二芯片为能够实现多种逻辑功能的系统级芯片。
8.根据权利要求4所述的系统级封装结构，其特征在于，根据所述第二芯片所需的存储容量，确定与所述第二芯片对应的第一芯片单元的数量，根据确定的所述第一芯片单元的数量和布置方式，确定第二芯片的尺寸及布置方式。
9.根据权利要求4所述的系统级封装结构，其特征在于，根据所述第二芯片的尺寸，确定与所述第二芯片对应的第一芯片单元的数量，根据确定的所述第一芯片单元的数量和布置方式，确定第二芯片的布置方式。
10.根据权利要求8或9所述的系统级封装结构，其特征在于，根据确定使用的所述第一芯片单元中的第一焊垫的数量及布置确定所述第二芯片中的第二焊垫的数量及布置。
11.一种系统级封装方法，其特征在于，包括下列步骤: 在第一衬底上形成具有一个或多个第一芯片单元和位于所述第一芯片单元上的第一焊垫； 在第二衬底上形成具有一个或多个第二芯片和位于所述第二芯片上的第二焊垫；将所述第一衬底和所述第二衬底键合连接，使得所述第二芯片和与所述第二芯片对应的一个或多个第一芯片单元键合连接，且所述第一焊垫和所述第二焊垫键合连接。
12.根据权利要求11所述的系统级封装方法，其特征在于，所述第一芯片单元包括一个或多个结构相同的存储器芯片。
13.根据权利要求11所述的系统级封装方法，其特征在于，所述第一芯片单元包括多个具有不同结构的存储器芯片。
14.根据权利要求12或13所述的系统级封装方法，其特征在于，多个所述存储器芯片具有相同的存储容量或不同的存储容量。
15.根据权利要求14所述的系统级封装方法，其特征在于，根据所述第二芯片所需的存储容量，确定与所述第二芯片对应的第一芯片单元的数量，根据确定的所述第一芯片单元的数量和布置方式，确定第二芯片的尺寸及布置方式。
16.根据权利要求14所述的系统级封装方法，其特征在于，根据所述第二芯片的尺寸，确定与所述第二芯片对应的第一芯片单元的数量，根据确定的所述第一芯片单元的数量和布置方式，确定 第二芯片的布置方式。
17.根据权利要求15或16所述的系统级封装方法，其特征在于，根据确定使用的所述第一芯片单元中的第一焊垫的数量及布置确定所述第二芯片中的第二焊垫的数量及布置。
18.根据权利要求11所述的系统级封装方法，其特征在于，对所述第二芯片和与所述第二芯片相对应的第一芯片单元进行切割并封装得到封装芯片。
【文档编号】H01L25/065GK103681639SQ201210362230
【公开日】2014年3月26日 申请日期:2012年9月25日 优先权日:2012年9月25日
【发明者】赵立新 申请人:格科微电子（上海）有限公司