浅沟槽隔离结构及其形成方法
【专利摘要】一种浅沟槽隔离结构及其形成方法，所述浅沟槽隔离结构的形成方法包括：提供半导体衬底，所述半导体衬底表面具有掩膜层；图形化所述掩膜层，在所述掩膜层内形成开口，所述开口暴露出半导体衬底的部分表面；沿所述开口刻蚀半导体衬底，形成沟槽；在所述沟槽内形成第一介质层，所述第一介质层的表面低于半导体衬底的表面；在所述沟槽两侧未被介质层覆盖的侧壁表面形成外延层，所述外延层暴露出第一介质层的部分表面；在所述沟槽内形成第二介质层，所述第二介质层填充满所述沟槽。所述浅沟槽隔离结构的形成方法，可以提高所述浅沟槽隔离结构之间的有源区的宽度。
【专利说明】浅沟槽隔离结构及其形成方法
【技术领域】
[0001] 本发明涉及半导体【技术领域】，特别涉及一种浅沟槽隔离结构及其形成方法。
【背景技术】
[0002] 随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，器件的特征尺寸（⑶， Critical Dimension)进一步下降，场效应晶体管的沟道宽度也不断下降，就会出现窄沟道 效应，导致场效应晶体管驱动电流降低。
[0003] 目前，已有采用多栅器件，例如鳍式场效应晶体管等来提高晶体管沟道宽度以提 高驱动电流，但是，形成所述多栅器件的工艺较为复杂，成本较高。
[0004] 在集成电路制作工艺中，目前大多采用浅沟槽隔离结构作为器件之间的横向隔离 结构。
[0005] 请参考图1，为现有的浅沟槽隔离结构的示意图。
[0006] 所述浅沟槽隔离结构20的具体形成工艺包括：在半导体衬底10上形成浅沟槽，所 述浅沟槽用于隔离衬底上的有源区，所述浅沟槽的形成工艺可以是干法刻蚀工艺；在所述 浅沟槽内形成介质材料层，所述介质材料层填充满所述沟槽，并覆盖所述半导体衬底10的 表面，所述介质材料可以是氧化硅；采用化学机械研磨工艺平坦化所述介质材料层，形成浅 沟槽隔离结构20。
[0007] 请参考图2,为在所述浅沟槽隔离结构之间的半导体衬底10上形成晶体管之后的 俯视不意图。
[0008] 所述晶体管包括栅极30和位于所述栅极30两侧的源/漏极31。所述晶体管的沟 道宽度为栅极30下方的半导体衬底的宽度D1。
[0009] 随着集成电路的集成度的不断提高，相邻浅沟槽隔离结构之间的半导体衬底的宽 度D1也不断下降，导致在所述有源区表面形成的晶体管的沟道宽度也逐渐减小，而沟道宽 度下降会导致晶体管的驱动电流较低。
【发明内容】
[0010] 本发明解决的问题是提供一种浅沟槽隔离结构及其形成方法，提高所述浅沟槽隔 离结构之间的有源区的宽度，从而提高在所述有源区上形成的晶体管的沟道宽度，提高晶 体管的驱动电流。
[0011] 为解决上述问题，本发明提供一种浅沟槽隔离结构的形成方法，包括：提供半导体 衬底，所述半导体衬底表面具有掩膜层；图形化所述掩膜层，在所述掩膜层内形成开口，所 述开口暴露出半导体衬底的部分表面；沿所述开口刻蚀半导体衬底，形成沟槽；在所述沟 槽内形成第一介质层，所述第一介质层的表面低于半导体衬底的表面；在所述沟槽两侧未 被介质层覆盖的侧壁表面形成外延层，所述外延层暴露出部分介质层的部分表面；在所述 第一介质层表面形成第二介质层，所述第二介质层填充满所述沟槽。
[0012] 可选的，所述开口的宽度为5nm?100nm。
[0013] 可选的，所述沟槽的深度为10nm或200nm。
[0014] 可选的，所述沟槽的形状为U形、V形或Σ形。
[0015] 可选的，所述Σ形的沟槽的形成方法包括：采用干法刻蚀工艺，沿所述开口刻蚀 所述半导体衬底形成第一沟槽；采用湿法刻蚀工艺，沿所述第一沟槽刻蚀所述半导体衬底， 形成所述Σ形沟槽。
[0016] 可选的，所述半导体衬底的晶面为（100)。
[0017] 可选的，所述第一介质层的表面低于半导体衬底表面5nm?20nm。
[0018] 可选的，所述第一介质层的形成方法包括：在所述沟槽内形成介质材料层，所述介 质材料层填充满所述沟槽；回刻蚀所述介质材料层，使所述介质材料层的表面低于所述半 导体衬底的表面，形成第一介质层。
[0019] 可选的，回刻蚀所述介质材料层的工艺为干法刻蚀工艺或湿法刻蚀工艺。
[0020] 可选的，所述第一介质层的材料为氧化硅或氮氧化硅，所述第二介质层的材料为 氧化硅或氮氧化硅。
[0021] 可选的，所述第一介质层的材料为高K介质材料，所述第二介质层的材料为高K介 质材料。
[0022] 可选的，所述外延层的材料为硅。
[0023] 可选的，所述外延层内掺杂了 Ge、Xe、In或As中的一种或几种。
[0024] 可选的，形成所述外延层的工艺为化学气相沉积，温度范围为700°C?800°C，时 间范围为20min?40min。
[0025] 为解决上述问题，本发明的技术方案还提供了一种浅沟槽隔离结构，半导体衬底； 位于所述半导体衬底内的介质层，所述介质层包括第一介质层和位于所述第一介质层表面 的第二介质层，所述第二介质层的表面与半导体衬底的表面齐平，并且所述第二介质层的 宽度小于第一介质层的宽度；位于所述第二介质层两侧以及位于第一介质层表面的外延 层，所述外延层的表面与半导体衬底的表面齐平。
[0026] 可选的，所述第一介质层的宽度为5nm?100nm，所述第一介质层和第二介质层的 总厚度为l〇nm?200nm。
[0027] 可选的，所述第一介质层的材料为氧化硅、氮氧化硅，第二介质层的材料为氧化 硅、氮氧化硅。
[0028] 可选的，所述第一介质层的材料为高K介质材料，第二介质层的材料为高K介质材 料。
[0029] 可选的，所述外延层的材料与半导体衬底的材料相同。
[0030] 可选的，所述外延层内具有掺杂离子，所述掺杂离子包括Ge、Xe、In或As中的一种 或几种。
[0031] 与现有技术相比，本发明的技术方案具有以下优点：
[0032] 本发明的技术方案，在所述沟槽内形成表面低于所述半导体衬底表面的第一介质 层，然后在所述沟槽未被覆盖的两侧侧壁表面形成外延层。所述外延层形成在相邻沟槽之 间的半导体衬底的两侧，并且所述外延层的材料和半导体衬底的材料相同，所述相邻沟槽 之间的半导体衬底及其两侧的外延层共同作为有源区，后续在所述相邻沟槽之间的有源区 上形成的晶体管的栅极会覆盖所述外延层与沟槽之间的半导体衬底，所述晶体管的沟槽宽 度为沟槽之间的半导体衬底的宽度与所述半导体衬底两侧的外延层的宽度之和，而与现有 技术相比，本发明的技术方案提高了所述有源区的宽度，从而后续在所述有源区表面形成 的晶体管的沟道宽度也得到提高，进而改善晶体管的短沟道效应，提高所述晶体管的驱动 电流。
[0033] 进一步的，所述第一介质层表面低于所述半导体衬底表面5nm?20nm，可以有效 控制后续形成所述外延层的过程中外延生长的速率以及所述外延层的厚度，从而准确控制 所述浅沟槽隔离结构之间的有源区的宽度。如果所述第一介质层的表面与半导体衬底表面 的高度差较大，会使得所述沟槽两侧暴露的侧壁面积较大，使得外延生长的速率过快，较难 控制，容易使外延层之间互相连接，从而使所述隔离结构失效。
【专利附图】
【附图说明】
[0034] 图1是本发明的现有技术形成的浅沟槽隔离结构的剖面示意图；
[0035] 图2是本发明的现有技术在所述浅沟槽隔离结构之间的半导体衬底上形成晶体 管之后的俯视示意图；
[0036] 图3至图14是本发明的实施例中形成所述浅沟槽隔离结构的剖面示意图；
[0037] 图15是本发明的实施例中在所述浅沟槽隔离结构之间的半导体衬底上形成晶体 管之后的俯视示意图。
【具体实施方式】
[0038] 如【背景技术】中所述，由于集成电路的集成度越来越高，现有形成的浅沟槽隔离结 构之间的有源区的宽度也越来越小，导致在所述较小宽度的有源区表面形成的晶体管的沟 道宽度也逐渐降低，就会出现窄沟道效应，使得晶体管的驱动电流下降。采用多栅结构的晶 体管虽然能够提高晶体管的沟道宽度，但是需要较高的工艺成本，工艺难度较大。所以提高 所述浅沟槽隔离结构之间的有源区的宽度是提高在所述有源区上形成的晶体管的沟道宽 度的有效途径。
[0039] 而现有提高所述有源区宽度的方法，一般都是通过增大所述浅沟槽隔离结构之间 的距离来实现的，但是浅沟槽隔离结构之间的距离增加，就会降低集成电路的集成度，提高 芯片的面积。
[0040] 经过进一步的研究，本发明的技术方案提出了一种浅沟槽隔离结构及其形成方 法，可以在不降低电路集成度的情况下，提高所述浅沟槽隔离结构之间的有源区的宽度。
[0041] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0042] 请参考图3,提供半导体衬底100。
[0043] 所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导 体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半 导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底 的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100的材料为硅。
[0044] 请参考图4,在半导体衬底100表面形成掩膜层110。
[0045] 所述掩膜层110包括位于所述半导体衬底100表面的衬垫氧化层101和位于所述 衬垫氧化层ιο?表面的氮化硅层102。
[0046] 所述衬垫氧化层101的材料为氧化硅，所述衬垫氧化层101为后续形成的氮化硅 层102提供缓冲层。如果氮化硅层101直接形成在所述半导体衬底上，由于应力较大会在 半导体衬底表面造成位错，而衬垫氧化层101形成在半导体衬底100和氮化娃层102之间， 避免了直接在半导体衬底100上形成氮化硅层102会产生位错的缺点，并且衬垫氧化层101 还可以作为后续刻蚀氮化硅层102步骤中的刻蚀停止层。
[0047] 所述衬垫氧化层101可以采用热氧化工艺形成。所述氮化硅层102可以采用为化 学气相沉积工艺形成。
[0048] 请参考图5,图形化所述掩膜层110,在所述掩膜层110内形成开口 201，所述开口 201暴露出半导体衬底100的部分表面。
[0049] 采用干法刻蚀工艺形成所述开口 201，具体包括：在所述氮化硅层102表面形成与 开口 201对应的光刻胶图形(未示出）;以所述光刻胶图形为掩膜，采用干法刻蚀工艺依次刻 蚀氮化硅层102和衬垫氧化层101，直至形成开口 201 ;形成所述开口 201后采用灰化工艺 或者化学试剂去除工艺去除光刻胶图形。在本实施例中，所述干法刻蚀工艺为等离子体刻 蚀工艺。
[0050] 所述开口 201的宽度为5nm?100nm，所述开口 201的位置定义了后续形成的浅沟 槽隔离结构的位置。相邻开口 201之间的距离以及开口 201的宽度，可以根据实际电路的 集成度以及电路的密度分布来调整。
[0051] 请参考图6,沿所述开口 201刻蚀半导体衬底100,形成沟槽301。
[0052] 采用干法刻蚀工艺，以所述图形化所述掩膜层110为掩膜，沿所述开口 201刻蚀所 述半导体衬底100,形成沟槽301。
[0053] 本实施例中，采用等离子体刻蚀工艺刻蚀所述半导体衬底100。所述沟槽301的深 度为10nm?200nm，后续在所述沟槽301内填充介质材料，形成浅沟槽隔离结构。
[0054] 本实施例中，形成的所述沟槽301的形状为U形。在本发明的其他实施例中，由于 在沟槽顶部的刻蚀速率较快，可能会形成侧壁倾斜的沟槽，例如V形沟槽。
[0055] 在本发明的其他实施例中，所述沟槽的形状还可以是Σ形。
[0056] 具体的，可以采用湿法干法结合的刻蚀工艺形成所述Σ形的沟槽，包括：请参考 图7,采用干法刻蚀工艺刻蚀所述半导体衬底600,形成第一沟槽604,所述干法刻蚀工艺为 等离子体刻蚀工艺；请参考图8,沿所述第一沟槽604,采用湿法刻蚀工艺刻蚀所述半导体 衬底600,形成Σ形的沟槽605。所述湿法刻蚀工艺可以采用K0H溶液刻蚀所述半导体衬 底，由于K0H溶液在硅的不同晶向上具有不同的刻蚀速率，该实施例中，采用（100 )晶面的 硅衬底，最终会形成Σ形的沟槽。在本发明的其他实施例中，也可以采用采用湿法刻蚀或 者干法刻蚀形成所述Σ形的沟槽。
[0057] 采用所述Σ形的沟槽形成的浅沟槽隔离结构，由于所述Σ形的浅沟槽隔离结构 的中部宽度较大，能够提高所述浅沟槽隔离结构一侧的晶体管的源/漏极与所述浅沟槽隔 离结构下方的半导体衬底之间的距离，提高相邻器件之间的隔离效果。
[0058] 请参考图9,本实施例中，在所述半导体衬底100上，形成填充满所述沟槽301 (请 参考图6)和开口 201 (请参考图6)的介质材料层401。
[0059] 所述介质材料层401的材料为氧化硅、氮氧化硅或高K介质材料等绝缘介质。本 实施例中，所述介质材料层401的材料为氧化硅。
[0060] 具体的，采用化学气相沉积工艺，在所述沟槽301 (请参考图6)和开口 201 (请参 考图6)内填充介质材料，所述介质材料填充满所述沟槽301和开口 201，并且覆盖所述氮化 硅层102的表面；采用化学机械研磨工艺，以所述氮化硅层102为停止层进行平坦化，形成 表面与所述氮化硅层102齐平的介质材料层401。
[0061] 在本发明的其他实施例中，在形成所述介质材料层401之前，可以在所述沟槽301 的内壁表面形成保护氧化层。由于直接在所述沟槽301内填充介质材料时，介质材料与沟 槽301的侧壁硅粘附性较差，容易出现空洞，而所述保护氧化层与介质材料的粘附性较高， 可以避免产生空洞。并且，所述保护氧化层还可以避免介质材料层401与沟槽侧壁的硅不 匹配形成较大应力，并且可以修复在刻蚀所述半导体衬底形成沟槽时对沟槽侧壁表面造成 的损伤，提高后续形成的浅沟槽隔离结构的隔离效果。所述保护氧化层的形成工艺可以为 化学气相沉积工艺。
[0062] 请参考图10,回刻蚀所述介质材料层401 (请参考图9)，形成第一介质层402,所 述第一介质层402的表面低于所述半导体衬底100的表面。
[0063] 采用湿法刻蚀工艺回刻蚀所述介质材料层401 (请参考图9)，形成第一介质层 402,所述第一介质层402的表面低于半导体衬底100表面5nm?20nm。在本发明的其他实 施例中，也可以采用干法刻蚀工艺回刻蚀所述介质材料层。
[0064] 由于第一介质层402的表面低于半导体衬底100的表面，所以暴露出所述沟槽301 (请参考图6)两侧的位于所述第一介质层402上方的部分侧壁。后续以所述部分暴露的侧 壁为基底，进行外延生长形成外延层。所述第一介质层402的表面与半导体衬底100表面 之间的高度差较小，所述高度差的范围为5nm?20nm，即所述暴露的侧壁的高度为5nm? 20nm。由于所述暴露侧壁高度较底，在后续的外延工艺中，较容易控制外延生长的速率，能 较好的控制后续形成的外延层的宽度。
[0065] 在本发明的其他实施例中，也可以直接采用化学气相沉积工艺，通过控沉积工艺 的参数，控制沉积的介质材料的厚度，形成表面低于半导体衬底表面的第一介质层。
[0066] 请参考图11，在所述沟槽301 (请参考图6)两侧未被第一介质层402覆盖的侧壁 表面形成外延层501，所述外延层501暴露出部分第一介质层402的表面。
[0067] 本实施例中，采用外延工艺形成所述外延层501，所述外延工艺的温度为700°C? 800°C，外延时间为20min?40min，所述外延层的材料与半导体衬底100的材料相同。本实 施例中，所述外延层501的材料为娃。
[0068] 在本发明的其他实施例中，还可以采用原位掺杂工艺，在形成所述外延层501的 同时，在所述外延层501内掺杂Ge、Xe、In或As中的一种或几种离子，所述掺杂离子的掺杂 浓度为5E16atom/cnT 3?5E18atom/cnT3。所述掺杂离子可以提高相邻浅沟槽隔离结构之间 有源区的应力，并且调节所述外延层的电阻和禁带宽度，从而改善在所述有源区表面形成 的半导体器件的电流特性。
[0069] 所述外延层501在沟槽301 (请参考图6)的未被覆盖的侧壁表面和第一介质层 402的表面，沿平行于半导体衬底100表面的方向生长，逐渐覆盖第一介质层402的部分表 面。所述外延层501增加了相邻的浅沟槽隔离结构之间的有源区的宽度。
[0070] 所述第一介质层402的表面不能低于半导体衬底100的表面过多，如果所述第一 介质层402与半导体衬底100表面高度相差较大，使得沟槽301暴露的侧壁面积较大，在采 用化学气相沉积工艺形成所述外延层501的时候，所述外延生长的速率较快，较难控制其 生长过程，在短时间内，所述外延层501就会完全覆盖第一介质层402的表面，使得所述半 导体衬底100的表面有源区相互连接，从而无法形成隔离结构。
[0071] 所以，本实施例中，所述第一介质层402的表面低于半导体衬底100的表面5nm? 20nm，可以较好的控制所述外延生长形成外延层501的过程，通过控制外延的时间，使在两 侧侧壁表面形成的外延层501之间具有一定距离，暴露出第一介质层402的部分表面，以便 后续再在所述沟槽的剩余空间内填充介质材料，形成浅沟槽隔离结构。
[0072] 请参考图12,将介质材料填充满所述沟槽301 (请参考图6)和开口 201 (请参考 图6)，形成第二介质材料层403,所述第二介质材料层403的表面与氮化硅层102的表面齐 平。
[0073] 具体的，可以采用化学气相沉积工艺，将所述介质材料填充满所述沟槽301和开 口 201，然后以所述氮化硅层102为研磨停止层，进行平坦化，形成表面与氮化硅层102表面 齐平的第二介质材料层403。所述第二介质材料层403使相邻的外延层501之间隔离。所 述第二介质材料层403的材料包括氧化硅、氮氧化硅或高K介质材料等绝缘介质材料中的 一种或几种的组合。所述第二介质材料层403的材料可以与所述第一介质层402的材料相 同或者不同。
[0074] 请参考图13,以所述半导体衬底100作为停止层，进行平坦化，去除所述掩膜层 110,形成第二介质层404,所述第二介质层404的表面与半导体衬底100的表面齐平。
[0075] 采用化学机械研磨工艺，以所述半导体衬底100的表面为研磨停止层，去除所述 掩膜层110,并且使介质层404的表面与半导体衬底100表面齐平，形成浅沟槽隔离结构。
[0076] 由于在相邻浅沟槽隔离结构之间的半导体衬底有源区两侧外延形成了外延层 501，相邻浅沟槽隔离结构之间的有源区的宽度为浅沟槽隔离结构之间的半导体衬底的宽 度与两侧的外延层501的宽度之和，提高了有源区的宽度。
[0077] 请参考图14,在本发明的其他实施例中，采用上述方法，在Σ形的沟槽内形成的 浅沟槽隔离结构，包括第一介质层702,第二介质层704,以及位于所述第二介质层两侧的 外延层701。
[0078] 由于所述浅沟槽隔离结构700的中部宽度较大，能够进一步提高相邻器件之间的 隔离效果。
[0079] 请参考图15,本实施例中，在所述浅沟槽隔离结构之间的半导体衬底100上形成 晶体管的俯视不意图。
[0080] 所述晶体管包括栅极80及位于所述栅极80两侧的源/漏极81。所述栅极80位 于外延层501和半导体衬底100表面，所述晶体管的沟道宽度D2为相邻沟槽之间的半导体 衬底的宽度及其两侧的外延层的宽度之和，与现有技术相比，所述晶体管的沟道宽度提高， 从而可以改善所述晶体管的短沟道效应，提高所述晶体管的驱动电流。
[0081] 本实施例还提供了一种采用上述方法形成的浅沟槽隔离结构。
[0082] 请参考图13,为上述浅沟槽隔离结构的示意图。
[0083] 所述浅沟槽隔离结构包括：半导体衬底100 ;位于所述半导体衬底100内的介质 层，所述介质层包括第一介质层402和位于所述第一介质层402表面的第二介质层404,所 述第二介质层404的表面与半导体衬底100的表面齐平，并且所述第二介质层404的宽度 小于第一介质层402的宽度；位于所述第二介质层404两侧以及位于第一介质层402表面 的外延层501，所述外延层501的表面与半导体衬底100的表面齐平。
[0084] 所述第一介质层402的宽度为5nm?100nm，所述第一介质层402和第二介质层 404的总厚度为10nm?200nm。所述第一介质层402和第二介质层404的材料为氧化娃、 氮氧化硅或高K介质材料中的一种或者几种的组合。
[0085] 所述外延层501的材料与半导体衬底100的材料相同，所述外延层的厚度为 5nm?20nm。在本发明的其他实施例中，所述外延层501内具有掺杂离子，所述掺杂离 子包括Ge、Xe、In或As中的一种或几种。所述掺杂离子的掺杂浓度为5E16atom/cnT 3? 5E18at〇m/cnT3。所述掺杂离子可以提高相邻浅沟槽隔离结构之间有源区的应力，并且调 节所述外延层的电阻和禁带宽度，从而改善在所述有源区表面形成的半导体器件的电流特 性。
[0086] 在本发明的其他实施例中，所述第一介质层的形状还可以是V形或者Σ形。
[0087] 请参考图14,为所述第一介质层的形状为Σ形的浅沟槽隔离结构的示意图。
[0088] 所述介质层包括第一介质层702和位于所述第一介质层702表面的第二介质层 704,所述第二介质层704的表面与半导体衬底600的表面齐平，并且所述第二介质层704 的宽度小于第一介质层702的宽度；位于所述第二介质层704两侧以及位于第一介质层 702表面的外延层701，所述外延层701的表面与半导体衬底600的表面齐平。所述第一介 质层702的中部宽度较大，能够提高所述浅沟槽隔离结构一侧的晶体管的源/漏极与所述 浅沟槽隔离结构下方的半导体衬底之间的距离，提高相邻器件之间的隔离效果。
[0089] 本发明的技术方案在不降低电路集成度的情况下，提高了相邻浅沟槽隔离结构之 间的有源区宽度。后续在所述浅沟槽隔离结构之间形成的晶体管的沟道宽度增加，可以提 高晶体管的驱动电流，以及晶体管的击穿电压。
[0090] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所 限定的范围为准。
【权利要求】
1. 一种浅沟槽隔离结构的形成方法，其特征在于，包括： 提供半导体衬底，所述半导体衬底表面具有掩膜层； 图形化所述掩膜层，在所述掩膜层内形成开口，所述开口暴露出半导体衬底的部分表 面； 沿所述开口刻蚀半导体衬底，形成沟槽； 在所述沟槽内形成第一介质层，所述第一介质层的表面低于半导体衬底的表面； 在所述沟槽两侧未被第一介质层覆盖的侧壁表面形成外延层，所述外延层暴露出第一 介质层的部分表面； 在所述第一介质层表面形成第二介质层，所述第二介质层填充满所述沟槽。
2. 根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述开口的宽度 为 5nm ?lOOnm。
3. 根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述沟槽的深度 为 10nm ?200nm。
4. 根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述沟槽的形状 为U形、V形或Σ形。
5. 根据权利要求4所述的浅沟槽隔离结构的形成方法，其特征在于，所述Σ形的沟槽 的形成方法包括：采用干法刻蚀工艺，沿所述开口刻蚀所述半导体衬底形成第一沟槽；采 用湿法刻蚀工艺，沿所述第一沟槽刻蚀所述半导体衬底，形成所述Σ形沟槽。
6. 根据权利要求5所述的浅沟槽隔离结构的形成方法，其特征在于，所述半导体衬底 的晶面为（100)。
7. 根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一介质层 的表面低于半导体衬底表面5nm?20nm。
8. 根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一介质层 的形成方法包括：在所述沟槽内形成介质材料层，所述介质材料层填充满所述沟槽；回刻 蚀所述介质材料层，使所述介质材料层的表面低于所述半导体衬底的表面，形成第一介质 层。
9. 根据权利要求8所述的浅沟槽隔离结构的形成方法，其特征在于，回刻蚀所述介质 材料层的工艺为干法刻蚀工艺或湿法刻蚀工艺。
10. 根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一介质层 的材料为氧化硅或氮氧化硅，所述第二介质层的材料为氧化硅或氮氧化硅。
11. 根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述第一介质层 的材料为高K介质材料，所述第二介质层的材料为高K介质材料。
12. 根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述外延层的材 料与半导体衬底的材料相同。
13. 根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述外延层内具 有掺杂离子，所述掺杂离子包括Ge、Xe、In或As中的一种或几种。
14. 根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，形成所述外延 层的工艺为化学气相沉积，所述化学气相沉积的温度范围为700°C?800°C，时间范围为 20min ?40min〇
15. -种浅沟槽隔离结构，其特征在于，包括： 半导体衬底； 位于所述半导体衬底内的介质层，所述介质层包括第一介质层和位于第一介质层表面 的第二介质层，所述第二介质层的表面与半导体衬底表面齐平，并且所述第二介质层的宽 度小于所述第一介质层的宽度； 位于所述第二介质层两侧并且位于所述第一介质层表面的外延层，所述外延层的表面 与半导体衬底的表面齐平。
16. 根据权利要求15所述的浅沟槽隔离结构，其特征在于，所述第一介质层的宽度为 5nm?lOOnm，所述第一介质层和第二介质层的总厚度为10nm?200nm。
17. 根据权利要求15所述的浅沟槽隔离结构，其特征在于，所述第一介质层的材料为 氧化硅、氮氧化硅，所述第二介质层的材料为氧化硅、氮氧化硅。
18. 根据权利要求15所述的浅沟槽隔离结构，其特征在于，所述第一介质层的材料为 高κ介质材料，所述第二介质层的材料为高K介质材料。
19. 根据权利要求15所述的浅沟槽隔离结构，其特征在于，所述外延层的材料与半导 体衬底的材料相同。
20. 根据权利要求15所述的浅沟槽隔离结构，其特征在于，所述外延层内具有掺杂离 子，所述掺杂离子包括Ge、Xe、In或As中的一种或几种。
【文档编号】H01L29/78GK104103516SQ201310113662
【公开日】2014年10月15日 申请日期:2013年4月2日 优先权日:2013年4月2日
【发明者】赵猛 申请人:中芯国际集成电路制造(上海)有限公司