一种扇出型方片级半导体三维芯片封装工艺的制作方法
【专利摘要】本发明提供了一种扇出型方片级半导体三维芯片封装工艺，有效保证了加工尺寸最大化，提升了产能、降低了制作成本，抵消了由于材料之间性能差异造成的翘曲、涨缩等问题，降低了工艺制作的难度，步骤：承载片上制作对准标记；承载片上覆盖临时键合材料；在承载片上贴装芯片；涂覆第一类绝缘树脂覆盖芯片；第一类绝缘树脂上开窗露出焊盘；光刻胶显露出的图形区中形成电镀线路；保留电镀线路和电镀线路底部的种子层；第一类绝缘树脂覆盖电镀线路，在第一类绝缘树脂上贴装芯片；第一类绝缘树脂覆盖芯片形成焊盘；形成电镀线路；形成多层芯片堆积结构；在第二类绝缘树脂上形成焊盘；芯片的上面增加保护层，在焊盘上形成焊球；分割成多层堆积的芯片。
【专利说明】一种扇出型方片级半导体三维芯片封装工艺
【技术领域】
[0001] 本发明涉及微电子封装工艺的【技术领域】，具体涉及一种扇出型方片级半导体三维 芯片封装工艺。
【背景技术】
[0002] 随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产 品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本 等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。扇出型 方片级封装技术（Fanout Panel Level Package, F0PLP)的出现，作为扇出型晶圆级封装技 术（Fanout Wafer Level Package, F0WLP)的升级技术，拥有更广阔的发展前景。
[0003] 见图1，日本J-Devices公司在CN 103247599A专利中，给出了一种多层芯片堆叠 的半导体器件制作方法，通过错开上下层芯片1、2的位置，实现多层芯片堆叠封装的目的 见图2,华天科技(西安）有限公司在CN201210541846. 7专利中介绍了一种Fan Out Panel Level Bga的制作方法。
[0004] 该方法类似于英飞凌公司单层扇出型晶圆级封装技术，又称作嵌入式晶圆级球状 阵列（Wafer-Level Ball Grid Array, eWLB)技术。只是将承载片4由圆形改为方形。
[0005] 见图3,南通富士通201110069815. 1的专利中提出了一种多芯片堆叠扇出型系统 级封装的结构。该结构的特点是芯片3面朝上贴装，封装后的焊球在芯片的背面。
[0006] 以上两种技术的不足之处如下： (1) . J-Devices公司的技术由于使用芯片错位堆叠与互联，限制了芯片的范围。由于 该技术的局限性，所使用的芯片焊盘无法使用阵列排布的方式制作，无法对高密度芯片进 行封装； (2) .华天科技(西安）有限公司的的技术只解决了单面单芯片堆叠技术，无法实现多 芯片垂直堆叠的要求。
[0007] (3).南通富士通公司的专利的方法是先制作RDL线路然后正贴芯片，再进行rdl 线路的制作和芯片正背面线路的互联，此种工艺的缺点是由于芯片贴装存在误差，从而影 响芯片正反面线路互联的精度，无法满足未来高密度封装的要求。
【发明内容】
[0008] 针对上述问题，本发明提供了一种扇出型方片级半导体三维芯片封装工艺，有效 保证了加工尺寸最大化，提升了产能、降低了制作成本，抵消了由于材料之间性能差异造成 的翘曲、涨缩等问题，降低了工艺制作的难度。
[0009] 其技术方案如下： 一种扇出型方片级半导体三维芯片封装工艺，其特征在于：其包括以下步骤： (1) 、在承载片上正背面制作对准标记； (2) 、在承载片正面与背面覆盖临时键合材料； (3) 、在承载片正面与背面的临时键合材料上间隔排布贴装芯片； (4) 、在承载片正背面涂覆第一类绝缘树脂，第一类绝缘树脂覆盖芯片； (5) 、在第一类绝缘树脂上开窗，形成导通孔，将芯片的焊盘露出； (6) 、在导通孔和第一类绝缘树脂上沉积种子层，在种子层上面涂覆光刻胶，在光刻胶 上显露出图形，在光刻胶显露出的图形区中形成电镀线路； (7) 、去除光刻胶和光刻胶底部的种子层，保留电镀线路和电镀线路底部的种子层； (8) 、在形成的承载片的正反面涂覆第一类绝缘树脂，第一类绝缘树脂将裸露出的电镀 线路完全覆盖住，在第一类绝缘树脂上贴装芯片，芯片按照固定间隔排布； (9) 、在承载片正背面再涂覆第一类绝缘树脂，第一类绝缘树脂覆盖芯片；在第一类绝 缘树脂上开窗，形成导通孔，将电镀线路和芯片的焊盘露出； (10) 、在导通孔和第一类绝缘树脂上沉积种子层，在种子层上面涂覆光刻胶，在光刻胶 上显露出图形，在光刻胶显露出的图形区中形成第二电镀线路；去除光刻胶和光刻胶底部 的种子层，保留第二电镀线路和第二电镀线路底部的种子层； (11) 、在承载片正面和背面分别涂覆第二类绝缘树脂，在第二类绝缘树脂上对应芯片 的焊盘或线路处开窗，露出线路层，并形成焊盘； (12) 、去除承载片和临时键合材料，在芯片的上面增加保护层，在焊盘出形成焊球； (13) 、通过切割工艺将产品分割成多个多层堆积的芯片。
[0010] 其进一步特征在于，重复步骤（8)- (10)，形成多层芯片堆积结构； 步骤（1)中，承载片的材料可以是硅、二氧化硅、硼硅玻璃、低碱玻璃、无碱玻璃、金属、 有机材料中的一种或者多种方片或者是可以进行加热和控温的一种平板装置，标记制作方 法包括激光打标，喷砂打标，曝光刻蚀，丝网印刷，点胶中的一种或者多种工艺，对准标记的 样式可以是圆形、方形、三角形、十字、米字等； 步骤（2)中，使用滚压、喷涂、旋涂、热压、真空压合、浸泡、压力贴合等方式中的一种或 者多种在承载片正面与背面覆盖临时键合材料，临时键合材料为热剥离材料或者晶圆临时 键合胶； 步骤（3)和步骤（8)中，芯片按照固定间隔排布，芯片是单芯片或者多芯片，芯片使用 正贴方式贴装； 步骤（4)和步骤（9)中，涂覆工艺是旋涂、喷涂、滚涂、丝网印刷、滚压、真空压合中的一 种或者多种工艺，第一类绝缘树脂包括感光树脂和非感光树脂，感光树脂包括阻焊油墨、感 光绿漆、干膜、感光型增层材料、BCB、PBO、PSPI中的一种或者多种，非感光树脂包括环氧树 月旨、聚酰亚胺、酚醛树脂、亚克力树脂、硅胶、三嗪树脂、PVDF、以及添加填料的树脂中的一 种或者多种，第一类绝缘树脂将芯片覆盖； 步骤（5)中，在第一类绝缘树脂上开窗，形成导通孔，将芯片的焊盘露出。开窗的方法 包括光刻显影、激光钻孔、干法刻蚀、喷砂、选择性腐蚀等工艺中的一种或者多种； 步骤（6)和步骤（10)中，通过溅射或化学沉铜等工艺在导通孔和第一类绝缘树脂上沉 积一层种子层，溅射材料是Al、Au、Cr、Co、Ni、Cu、Mo、Ti、Ta、W中的一种或以上金属的合 金，光刻胶是液态或者是薄膜状的，通过使用底片或激光直写设备在光刻机里进行对位 曝光，经过显影等工艺在光刻胶上显露出图形，使用电镀的方法，在光刻胶显露出的图形区 中形成电镀线路； 步骤（12)中，第二类绝缘树脂是BBC、PBO、聚酰亚胺、干膜、阻焊油墨、环氧树脂、含氟 树脂材料中的一种或者多种； 步骤（13)中，通过加热或拆键合机的方式去除承载片和临时键合材料，在芯片的上面 增加保护层，保护层是金属、有机物、导热材料中的一种或者多种，通过电镀、植球、印刷的 方式在焊盘处形成焊球。
[0011] 采用本发明是的上述工艺中，由于本发明通过多个芯片的堆叠技术可以获得尺寸 更小，功能更强，厚度更薄的半导体封装器件，采用双面制作的方法，可大幅提高生产效率， 降低成本，同时抵消了由于材料之间性能差异造成的翘曲、涨缩等问题，降低了工艺制作的 难度。
【专利附图】
【附图说明】
[0012] 图1为第一种现有的扇出型晶圆级封装结构不意图； 图2为第_种现有的扇出型晶圆级封装结构不意图； 图3为第二种现有的扇出型晶圆级封装结构不意图； 图4为在承载片上正背面制作对准标记示意图； 图5为承载片正面与背面覆盖临时键合材料示意图； 图6为在承载片正背面的临时键合材料上间隔排布贴装芯片示意图； 图7为在承载片正背面涂覆第一类绝缘树脂示意图； 图8为在第一类绝缘树脂上开窗示意图； 图9为沉积种子层、涂覆光刻胶、显露出图形和形成电镀线路示意图； 图10为去除部分种子层示意图； 图11为在承载片的正反面涂覆第一类绝缘树脂，覆盖电镀线路，第一类绝缘树脂上贴 装芯片； 图12为在承载片正背面涂覆第一类绝缘树脂，在第一类绝缘树脂上开窗，； 图13为沉积种子层、涂覆光刻胶、显露出图形和形成电镀线路，去除部分种子层示意 图； 图14为形成多层芯片堆积结构示意图； 图15为涂覆第二类绝缘树脂、对应芯片开窗形成焊盘示意图； 图16为去除承载片和临时键合材料、增加保护层示意图； 图17为分割芯片示意图。
【具体实施方式】
[0013] 以下结合附图来对发明进行详细描述，但是本实施方式并不限于本发明，本领域 的普通技术人员根据本实施方式所做出的结构、方法或者功能上的变换，均包含在本发明 的保护范围内。
[0014] 一种扇出型方片级半导体芯片封装工艺，其包括以下步骤： 见图4,（1)、承载片101正背面制作对准标记。承载片101的材料可以是硅、二氧化硅、 硼娃玻璃、低碱玻璃、无碱玻璃、金属、有机材料等成分的中的一种或者多种方片，也可以是 可以进行加热和控温的一种平板装置。标记制作方法包括激光打标，喷砂打标，曝光刻蚀， 丝网印刷，点胶等工艺。对准标记102的样式可以是圆形、方形、三角形、十字、米字等其他 形状。
[0015] 见图5,（2)、使用滚压、喷涂、热压、真空压合、浸泡、压力贴合等中的一种或者多 种方式在承载片101正面与背面覆盖临时键合材料1〇3(如热剥离材料、晶圆临时键合胶 等。
[0016] 见图6,（3)、在承载片101正背面贴装芯片104a，芯片104a按照固定间隔排布，芯 片104a可以是单芯片也可以是多芯片，芯片104a使用正贴方式贴装。
[0017] 见图7,（4)、在承载片101正背面涂覆(涂覆工艺可以是旋涂、喷涂、滚涂、丝网印 刷、滚压、真空压合等工艺中的一种或者多种）第一类绝缘树脂l〇5a，第一类绝缘树脂105a 主要包括感光树脂和非感光树脂。感光树脂包括阻焊油墨、感光绿漆、干膜、感光型增层材 料、BCB、PBO、PSPI等中的一种或者多种。非感光树脂包括环氧树脂、聚酰亚胺、酚醛树脂、 亚克力树脂、硅胶、三嗪树脂、PVDF、以及添加填料的树脂等中的一种或者多种。第一类绝 缘树脂l〇5a将芯片104a覆盖。
[0018] 见图8,（5)、在第一类绝缘树脂105a上开窗，形成导通孔107a，将芯片104a的焊 盘106a露出。开窗的方法包括光刻显影、激光钻孔、喷砂、选择性腐蚀等中的一种或者多 种工艺。
[0019] 见图9,（6)、通过溅射(材料可以是△1、六11、0、(：〇、附、(：11、厘〇、11、了 &、1中的一种 或者以上金属的合金等）或化学沉铜等工艺，在导通孔l〇7a和第一类绝缘树脂105a上沉 积一层种子层l〇8a。在种子层108a上面涂覆光刻胶109 (光刻胶可以是液态的，也可以是 薄膜状的)，通过使用底片或激光直写设备在光刻机里进行对位曝光，经过显影等工艺光 刻胶109上显露出图形。使用电镀的方法，在光刻胶109显露出的图形区中形成电镀线路 110。
[0020] 见图10,（7)、去除光刻胶109和光刻胶109底部的种子层108a，保留电镀线路 110a和电镀线路110a底部的种子层108a。
[0021] 见图11，（8)、在承载片101的正反面涂覆第一类绝缘树脂105b，第一类绝缘树脂 105b将裸露出的电镀线路110a完全覆盖住。待第一类绝缘树脂105b固化后，在第一类绝 缘树脂105b上面贴装芯片104b，芯片104b按照固定间隔排布，芯片104b可以是单芯片也 可以是多芯片，芯片104b使用正贴方式贴装。
[0022] 见图12,（9)、在承载片正背面再涂覆第一类绝缘树脂105b，第一类绝缘树脂覆盖 芯片104b ;在第一类绝缘树脂上开窗，形成导通孔107b、107c，将芯片104b的焊盘106b露 出； 见图 13、（10)、通过溅射(材料可以是 Al、Au、Cr、Co、Ni、Cu、Mo、Ti、Ta、Ni-Cr、Co- Ni、Co - Cr、W等）或化学沉铜等工艺，在导通孔107b、107c和第一类绝缘树脂上沉积种子 层108b，在种子层108b上面涂覆光刻胶，在光刻胶上显露出图形，在光刻胶显露出的图形 区中形成第二电镀线路ll〇b ;去除光刻胶和光刻胶底部的种子层108b，保留第二电镀线路 110b和第二电镀线路底部的种子层108b ; 见图15,（11)、在承载片101正面和背面分别涂覆第二类绝缘树脂111，第二类绝缘树 脂111可以是BBC、ΡΒ0、聚酰亚胺、干膜、阻焊油墨、环氧树脂、含氟树脂等材料中的一种或 者多种，可与与第一类绝缘树脂105a、105b成分相同或不同。在第二类绝缘树脂111上开 窗露出焊盘112。
[0023] 见图16,（12)、通过加热等的方式去除承载片101和临时键合材料103。在芯片 104a的上面增加一层保护层113,保护层113可以是金属、有机物、导热材料等中的一种或 者多种产品。通过电镀、植球、印刷等方式在焊盘112处形成焊球114。
[0024] 见图17,（13)、测试完成后，通过切割工艺将产品分割成多个芯片。
[0025] 见图14,重复步骤（8) - (10)，形成多层芯片堆积结构。
[0026] 本实施例中承载片101分别形成两层芯片堆积结构，也可以重复步骤（8)_ (10)， 形成多层芯片堆积结构；实现了芯片多层堆积结构。
[0027] 本发明的特点在于： (1).使用方片加工工艺可以大幅度提高制造产能，降低产品成本。方片工艺较圆片工 艺有更大的产能，更低的成本。目前国际上主流的圆片尺寸是300mm直径的圆片，约113平 方英寸；主流的PCB基板尺寸为500X600mm的方片，约480平方英寸；LCD 4带线基板的尺 寸为650X830mm的方片，约836平方英寸。由此可见，使用PCB基板的部分工艺，加工尺寸 是晶圆的4. 25倍；使用IXD 4带线的部分工艺，加工尺寸是晶圆的7. 4倍。产能的提升，可 以大幅度降低制造成本。
[0028] (2).本发明的制作工艺将方片工艺做了进一步改良，采用双面同时制作工艺，进 一步提升了制造产能，降低产品成本。
[0029] 采用本发明是的上述工艺中，由于本发明通过多个芯片的堆叠技术可以获得尺寸 更小，功能更强，厚度更薄的半导体封装器件，采用双面制作的方法，可大幅提高生产效率， 降低成本。
【权利要求】
1. 一种扇出型方片级半导体三维芯片封装工艺，其特征在于：其包括以下步骤： (1) 、在承载片上正背面制作对准标记； (2) 、在承载片正面与背面覆盖临时键合材料； (3) 、在承载片正面与背面的临时键合材料上间隔排布贴装芯片； (4) 、在承载片正背面涂覆第一类绝缘树脂，第一类绝缘树脂覆盖芯片； (5) 、在第一类绝缘树脂上开窗，形成导通孔，将芯片的焊盘露出； (6) 、在导通孔和第一类绝缘树脂上沉积种子层，在种子层上面涂覆光刻胶，在光刻胶 上显露出图形，在光刻胶显露出的图形区中形成电镀线路； (7) 、去除光刻胶和光刻胶底部的种子层，保留电镀线路和电镀线路底部的种子层； (8) 、在形成的承载片的正反面涂覆第一类绝缘树脂，第一类绝缘树脂将裸露出的电镀 线路完全覆盖住，在第一类绝缘树脂上贴装芯片，芯片按照固定间隔排布； (9) 、在承载片正背面再涂覆第一类绝缘树脂，第一类绝缘树脂覆盖芯片；在第一类绝 缘树脂上开窗，形成导通孔，将电镀线路和芯片的焊盘露出； (10) 、在导通孔和第一类绝缘树脂上沉积种子层，在种子层上面涂覆光刻胶，在光刻胶 上显露出图形，在光刻胶显露出的图形区中形成第二电镀线路；去除光刻胶和光刻胶底部 的种子层，保留第二电镀线路和第二电镀线路底部的种子层； (11) 、在承载片正面和背面分别涂覆第二类绝缘树脂，在第二类绝缘树脂上对应芯片 的焊盘或线路处开窗，露出线路层，并形成焊盘； (12) 、去除承载片和临时键合材料，在芯片的上面增加保护层，在焊盘出形成焊球； (13) 、通过切割工艺将产品分割成多个多层堆积的芯片。
2. 根据权利要求1所述的一种扇出型方片级半导体三维芯片封装工艺，其特征在于： 重复步骤（8)- (10)，形成多层芯片堆积结构。
3. 根据权利要求1所述的一种扇出型方片级半导体三维芯片封装工艺，其特征在于： 步骤（1)中，承载片的材料可以是硅、二氧化硅、硼硅玻璃、低碱玻璃、无碱玻璃、金属、有机 材料中的一种或者多种方片或者是可以进行加热和控温的一种平板装置，标记制作方法包 括激光打标，喷砂打标，曝光刻蚀，丝网印刷，点胶中的一种或者多种工艺，对准标记的样式 可以是圆形、方形、三角形、十字、米字。
4. 根据权利要求1所述的一种扇出型方片级半导体三维芯片封装工艺，其特征在于： 步骤（2)中，使用滚压、喷涂、旋涂、热压、真空压合、浸泡、压力贴合方式中的一种或者多种 方式在承载片正面与背面覆盖临时键合材料，临时键合材料为热剥离材料或者晶圆临时键 合胶。
5. 根据权利要求1所述的一种扇出型方片级半导体三维芯片封装工艺，其特征在于： 步骤（3)和步骤（8)中，芯片按照固定间隔排布，芯片是单芯片或者多芯片，芯片使用正贴 方式贴装。
6. 根据权利要求1所述的一种扇出型方片级半导体三维芯片封装工艺，其特征在于： 步骤（4)和步骤（9)中，涂覆工艺是旋涂、喷涂、滚涂、丝网印刷、滚压、真空压合中的一种或 者多种工艺，第一类绝缘树脂包括感光树脂和非感光树脂，感光树脂包括阻焊油墨、感光绿 漆、干膜、感光型增层材料、BCB、PBO、PSPI中的一种或者多种，非感光树脂包括环氧树脂、聚 酰亚胺、酚醛树脂、亚克力树脂、硅胶、三嗪树脂、PVDF、以及添加填料的树脂中的一种或者 多种，第一类绝缘树脂将芯片覆盖。
7. 根据权利要求1所述的一种扇出型方片级半导体三维芯片封装工艺，其特征在于： 步骤（5)中，在第一类绝缘树脂上开窗，形成导通孔，将芯片的焊盘露出，开窗的方法包括光 刻显影、干法刻蚀、激光钻孔、喷砂、选择性腐蚀中的一种或者多种工艺。
8. 根据权利要求1所述的一种扇出型方片级半导体三维芯片封装工艺，其特征在于： 步骤（6)和步骤（10)中，通过溅射或化学沉铜等工艺在导通孔和第一类绝缘树脂上沉积一 层种子层，溅射材料是Al、Au、Cr、Co、Ni、Cu、Mo、Ti、Ta、W中的一种或以上金属的合金，光 刻胶是液态或者是薄膜状的，通过使用底片或激光直写设备在光刻机里进行对位曝光，经 过显影等工艺光刻胶上显露出图形，使用电镀的方法，在光刻胶显露出的图形区中形成电 镀线路。
9. 根据权利要求1所述的一种扇出型方片级半导体三维芯片封装工艺，其特征在于： 步骤（11)中，第二类绝缘树脂是BBC、PB0、聚酰亚胺、干膜、阻焊油墨、环氧树脂、含氟树脂 材料中的一种或者多种。
10. 根据权利要求1所述的一种扇出型方片级半导体三维芯片封装工艺，其特征在于： 步骤（12)中，通过加热或者拆键合机的方式去除承载片和临时键合材料，在芯片的上面增 加保护层，保护层是金属、有机物、导热材料中的一种或者多种，通过电镀、植球、印刷的方 式在焊盘处形成焊球。
【文档编号】H01L21/60GK104103529SQ201410351841
【公开日】2014年10月15日 申请日期:2014年7月22日 优先权日:2014年7月22日
【发明者】陈 峰 申请人:华进半导体封装先导技术研发中心有限公司