一种EEPROM存储器件及其制备方法、电子装置与流程

本发明涉及半导体领域，具体地，本发明涉及一种EEPROM存储器件及其制备方法、电子装置。

背景技术：

电可擦可编程只读存储器(EEPROM，Electrically Erasable ProgrammableRead-Only Memory)，是一种掉电后数据不丢失的存储芯片；其可以在电脑上或专用设备上擦除已有信息，重新编程。EEPROM是非易失性存储器，其中的闪速EEPROM发展迅速。EEPROM比DRAM复杂，因此EEPROM的集成度很难提高。

一个EEPROM存储单元的存储信息的部分就像一个常闭或常开的晶体管，当浮栅充电时，容纳电荷或者阻碍电子从控制栅流向硅；充电通过将源/漏接地，于控制栅上施加电压来完成；施加反向电压，将使电荷流向硅衬底。这样，基于一个存储单元存储1位(bit)数据，随着大规模的存储单元阵列结构，芯片尺寸增大。

随着半导体器件尺寸的不断缩小，EEPROM的芯片扎针测试(circuit prober test，CP)良率下降，在物理分析和电分析之后发现，引起该问题的原因是在一些CP测试中高压NMOS器件受到高压诱导造成栅氧的破坏，使器件的击穿性能和饱和漏极电流(Idsat)受到影响，降低器件的性能和良率。

因此，需要对目前所述高压NMOS器件及其制备方法作进一步的改进，以便消除上述问题。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确 定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种EEPROM存储器件的制备方法，包括：

衬底；

栅极结构，位于所述衬底上；

漏区，位于所述栅极结构一侧的所述衬底中；

虚拟栅极结构，位于所述栅极结构和所述漏区之间的所述衬底上；

自对准硅化物层，位于所述漏区的中心区域上方以及所述栅极结构上远离所述漏区的一侧的上方。

可选地，在所述自对准硅化物层的上方还形成有互连结构。

可选地，所述栅极结构和所述虚拟栅极结构的侧壁上还形成有间隙壁，所述栅极结构的所述间隙壁与所述虚拟栅极结构的所述间隙壁接触或隔离。

可选地，所述栅极结构和所述虚拟栅极结构之间下方的所述衬底中形成有深漏掺杂区域。

可选地，所述漏区还形成有深漏掺杂区域。

本发明还提供了一种基于上述的EEPROM存储器件的制备方法，包括：

步骤S1：提供衬底，在所述衬底上形成有栅极结构，在所述栅极结构一侧的所述衬底中形成有漏区，在所述栅极结构和所述漏区之间的所述衬底上还形成有虚拟栅极结构；

步骤S2：在所述虚拟栅极结构上方、所述栅极结构靠近所述虚拟栅极结构的一侧上方和所述漏区中心区域两侧的上方形成自对准硅化物阻挡层；

步骤S3：在所述栅极结构远离所述虚拟栅极结构的一侧以及所述漏区中心区域的上方形成自对准硅化物层。

可选地，所述步骤S1中还进一步包括在所述栅极结构和所述虚拟栅极结构之间下方的所述衬底中形成深漏掺杂区域的步骤。

可选地，所述步骤S1包括：

步骤S11：在所述衬底上形成栅极材料层；

步骤S12：在所述栅极材料层上形成图案化的掩膜层，以定义所述栅极结构和所述虚拟栅极结构的形状；

步骤S13：以所述掩膜层为掩膜蚀刻所述栅极材料层，以形成所述栅极结构和所述虚拟栅极结构。

可选地，在形成所述漏区之后还进一步包括在所述漏区执行深漏掺杂的步骤，以形成深漏掺杂区域。

本发明还提供了一种电子装置，包括上述的EEPROM存储器件。

本发明为了解决现有技术中存在的问题，提供了一种EEPROM存储器件及其制备方法，本发明所述EEPROM存储器件的高压MOS中在栅极结构端和漏端之间插入虚拟栅极结构，通过所述结构的改变可以改善高压MOS器件的击穿电压，同时不会影响高压MOS的其他性能，进一步提高了EEPROM存储器件的性能和良率。

此外，所述结构的制备方法仅通过增加两个图案化的掩膜层，即栅极图案化掩膜层和自对对硅化物掩膜层即可实现，工艺步骤简易，不会造成成本的增加，同时能极大的提高器件性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1为本发明一具体实施方式中所述EEPROM存储器件的结构示意图；

图2为本发明一具体实施方式中所述EEPROM存储器件的制备过程示意图；

图3为本发明一具体实施方式中所述EEPROM存储器件的制备工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本 发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例1

为了解决现有技术中存在的问题，本发明提供了一种EEPROM存储器件的制备方法，下面结合附图1对所述EEPROM存储器件做进一步的说明。

本发明为了解决现有技术中存在的问题提供了一种EEPROM存储器件，包括高压场效应晶体管，其中所述高压场效应晶体管包括：

衬底101；

栅极结构102，位于所述衬底101上；

漏区，位于所述栅极结构102一侧的所述衬底101中；

虚拟栅极结构103，位于所述栅极结构102和所述漏区之间的所述衬底上；

自对准硅化物层110，位于所述漏区的中心区域上方以及所述栅极结构上远离所述漏区的一侧的上方。

在该实施例中，所述非易失性存储器EEPROM可以为分离栅结构。具有分离栅结构的EEPROM包括控制栅，浮栅和高压晶体管的栅极，其中控制栅设于浮栅之上，控制栅和浮栅两者是侧边补偿(laterally offset)。其中，高压晶体管即为本发明所述的高压场效应晶体管，下面将对该部分进行详细的描述，需要说明的是EEPROM存储器件还可以进一步包括本领域技术人员知晓的其他常规元件，例如浮栅、控制栅等，为了避免混淆，在此不再做详尽的说明。

其中，所述衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等等。

在该实施例中，所述衬底选用硅或者多晶硅，进一步，所述衬底选用P型硅衬底。

其中，所述栅极结构102和虚拟栅极结构103相邻设置，所述栅极结构102和虚拟栅极结构103可以为EEPROM存储器件中常用的栅极结构，例如多晶硅栅极，但是并不局限于该示例。

进一步，所述栅极结构102和虚拟栅极103可以通过一个步骤形成或者分别形成，并不局限于某一种。

例如所述栅极结构102和虚拟栅极103的形成方法可以包括：在所述衬底上形成栅极材料层，例如多晶硅，然后在所述栅极材料层上形成图案化的 栅极掩膜层，例如光刻胶层，然后以所述掩膜层为掩膜蚀刻所述栅极材料层，以形成所述栅极结构102和虚拟栅极结构103。

作为替换性的实施方式，还可以分别形成所述栅极结构102和虚拟栅极结构103，所述栅极结构102和虚拟栅极结构103也可以选用不同的材料，其中，所述虚拟栅极103仅仅起到隔离所述栅极结构和所述漏区，因此所述虚拟栅极结构103还可以选用栅极材料以外的材料，例如介电材料等。

在所述EEPROM存储器件中，所述漏区位于所述虚拟栅极结构的一侧，即远离所述栅极结构102的一端，其中，所述漏区的形成方法可以参照本领域的常用方法。

在该实施例中，其中，所述漏区包括N型浅掺杂区域104和源漏深度注入区域(Deep Drain Doping，DDD)105，以使源漏区中离子注入的深度更大，如图1所示，在该过程中选用较大能量进行离子注入，以在所述衬底底部形成源漏。

其中在本发明中进行深度较大的源漏注入(Deep Drain Doping，DDD)，其中所述源漏注入的离子类型以及掺杂的浓度均可以选用本领域常用范围。在本发明中选用的掺杂能量为1000ev-30kev，还可以为1000-10k ev，以保证其掺杂浓度能够达到5E17～1E25原子/cm³。

为了提高降低掺杂缺陷，在源漏注入后还可以进行退火步骤，具体地，执行所述热退火步骤将硅片上的损害消除，少数载流子寿命以及迁移率会得到不同程度的恢复，杂质也会得到一定比例的激活，因此可以提高器件效率。所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为800-1200℃，所述热退火步骤时间为1-200s。

在本发明中可以选用快速热退火，具体地，可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。

其中，在所述栅极结构一侧或两侧的衬底中还形成有深漏掺杂区域。例如所述栅极结构和所述虚拟栅极结构之间的衬底下方形成有深漏掺杂区域106，和/或在所述栅极结构的远离虚拟栅极结构的一侧的衬底下方形成有深漏掺杂区域108，其中，所述深漏掺杂区域的形成方法可以与所述漏区同时 形成，当然也可以根据需要单独控制注入能量和深度。

进一步，在所述深漏掺杂区域108中还可以进一步包含源漏离子注入区域107。

可选地，在所述栅极结构的远离虚拟栅极结构的一侧的衬底下方形成有深漏掺杂区域中还形成有N型掺杂区域，所述N型掺杂区域位于所述深漏掺杂区域中。

进一步，所述自对准硅化物110并非形成于整个栅极结构的顶部和整个漏区的顶部，为了提高击穿性能，在该实施例中减小所述自对准硅化物的面积，例如仅在形成互连结构的地方形成所述自对准硅化物。

在该实施例中，仅在所述漏区的中心区域中形成所述自对准硅化物，同时仅在栅极结构顶部的部分区域中形成自对准硅化物，例如在远离所述漏区的所述栅极结构的顶部形成所述自对准硅化物110。

所述自对准硅化物的形成方法包括但不限于：在所述虚拟栅极结构上方以及所述栅极结构靠近所述虚拟栅极结构的一侧、所述漏区中心区域两侧的上方形成自对准硅化物阻挡层；在所述栅极结构远离所述虚拟栅极结构的一侧以及所述漏区中心区域的上方形成自对准硅化物层。

其中，所述自对准硅化物阻挡层可以选用本领常用绝缘材料，例如在本发明中可以优选二氧化硅，所述沉积方法可以为选用本领域常用方法。

所述自对准硅化物的形成方法为：溅镀金属层，例如镍金属层，然后进行快速升温退火(RTA)工艺，使金属层与栅极以及漏极区域接触的部分反应成硅化金属层，完成自行对准金属硅化物工艺(salicide)。接着使用可侵蚀金属层，但不致侵蚀金属硅化层区域的蚀刻剂，以将未反应的金属层除去。

进一步，在所述自对准硅化物的上方还形成有互连结构109，所述互连结构可以包括若干金属通孔、接触孔以及金属层的组合。

可选地，在该实施例中所述互连结构109包括位于所述自对准硅化物的上方的接触孔。

本发明为了解决现有技术中存在的问题，提供了一种EEPROM存储器件及其制备方法，本发明所述EEPROM存储器件的高压MOS中在栅极结构端和漏端之间插入虚拟栅极结构，通过所述结构的改变可以改善高压MOS器件的击穿电压，同时不会影响高压MOS的其他性能，进一步提高了EEPROM存储器件的性能和良率。

此外，所述结构的制备方法仅通过增加两个图案化的掩膜层，即栅极图案化掩膜层和自对对硅化物掩膜层即可实现，工艺步骤简易，不会造成成本的增加，同时能极大的提高器件性能。

实施例2

下面提供结合图2和图3对本发明所述EEPROM存储器件的制备方法作进一步的说明。

首先，执行步骤101，提供衬底，在所述衬底上形成有栅极结构和漏区，在所述栅极结构和所述漏区之间还形成有虚拟栅极结构。

其中，所述非易失性存储器EEPROM可以为分离栅结构。具有分离栅结构的EEPROM包括控制栅，浮栅和高压晶体管的栅极，其中控制栅设于浮栅之上，控制栅和浮栅两者是侧边补偿(laterally offset)。其中，高压晶体管即为本发明所述的高压场效应晶体管，下面将对该部分进行详细的描述，需要说明的是EEPROM存储器件还可以进一步包括本领域技术人员知晓的其他常规元件，例如浮栅、控制栅等，为了避免混淆，在此不再做详尽的说明。

其中，所述衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等等。

在该实施例中，所述衬底选用硅或者多晶硅，进一步，所述衬底选用P型硅衬底。

其中，所述栅极结构102和虚拟栅极结构103相邻设置，所述栅极结构102和虚拟栅极结构103可以为EEPROM存储器件中常用的栅极结构，例如多晶硅栅极，但是并不局限于该示例。

所述栅极结构102和虚拟栅极结构103可以通过一个步骤形成或者分别形成，并不局限于某一种。

例如所述栅极结构102和虚拟栅极结构103的形成方法可以包括：在所述衬底上形成栅极材料层，例如多晶硅，然后在所述栅极材料层上形成图案化的栅极掩膜层，例如光刻胶层，然后以所述掩膜层为掩膜蚀刻所述栅极材料层，以形成所述栅极结构102和虚拟栅极结构103。

作为替换性的实施方式，还可以分别形成所述栅极结构102和虚拟栅极 结构103，所述栅极结构102和虚拟栅极结构103也可以选用不同的材料，其中，所述虚拟栅极结构103仅仅起到隔离所述栅极结构和所述漏区，因此所述虚拟栅极结构103还可以选用栅极材料以外的材料，例如介电材料等。

在所述EEPROM存储器件中，所述漏区位于所述虚拟栅极的一侧，即远离所述栅极结构102的一端，其中，所述漏区的形成方法可以参照本领域的常用方法。

在该实施例中，其中，依次执行N型浅掺杂和源漏深度注入(Deep DrainDoping，DDD)步骤，以分别形成N型浅掺杂区域104和源漏深度注入区域(Deep Drain Doping，DDD)105，以使源漏区中离子注入的深度更大，如图2所示，在该过程中选用较大能量进行离子注入，以在所述衬底底部形成源漏。

其中在本发明中进行深度较大的源漏注入(Deep Drain Doping，DDD)，其中所述源漏注入的离子类型以及掺杂的浓度均可以选用本领域常用范围。在本发明中选用的掺杂能量为1000ev-30kev，还可以为1000-10k ev，以保证其掺杂浓度能够达到5E17～1E25原子/cm³。

为了提高降低掺杂缺陷，在源漏注入后还可以进行退火步骤，具体地，执行所述热退火步骤后，可以将硅片上的损害消除，少数载流子寿命以及迁移率会得到不同程度的恢复，杂质也会得到一定比例的激活，因此可以提高器件效率。所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为800-1200℃，所述热退火步骤时间为1-200s。

在本发明中可以选用快速热退火，具体地，可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。

其中，在所述栅极结构一侧或两侧的衬底中还形成有深漏掺杂区域。例如所述栅极结构和所述虚拟栅极结构之间的衬底下方形成有深漏掺杂区域，和/或在所述栅极结构的远离虚拟栅极结构的一侧的衬底下方形成有深漏掺杂区域，其中，所述深漏掺杂区域的形成方法可以与所述漏区同时形成，当然也可以根据需要单独控制注入能量和深度。

可选地，在所述栅极结构的远离虚拟栅极结构的一侧的衬底下方形成有 深漏掺杂区域中还形成有N型掺杂区域，所述N型掺杂区域位于所述深漏掺杂区域中。

在执行源漏注入之前还可以进一步包含形成间隙壁的步骤，其中所述间隙壁的形成方法可以参照常用的方法，例如首先沉积间隙壁材料层，然后进行蚀刻，其中所述间隙壁材料层的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及外延生长中的一种。

进一步，所述间隙壁材料层的沉积方法可以选用原子层沉积(ALD)，优选为低温原子层沉积(ALD)。

执行步骤102，在所述虚拟栅极结构上方以及所述栅极结构靠近所述虚拟栅极结构的一侧、所述漏区中心区域两侧的上方形成自对准硅化物阻挡层，然后在所述栅极结构远离所述虚拟栅极结构的一侧以及所述漏区中心区域的上方形成自对准硅化物层。

具体地，如图2所示，所述自对准硅化物并非形成于整个栅极结构的顶部和整个漏区的顶部，为了提高击穿性能，在该实施例中减小所述自对准硅化物的面积，例如仅在形成互连结构的地方形成所述自对准硅化物。

在该实施例中，仅在所述漏区的中心区域中形成所述自对准硅化物，同时仅在栅极结构顶部的部分区域中形成自对准硅化物，例如在远离所述漏区的所述栅极结构的顶部形成所述自对准硅化物110。

所述自对准硅化物的形成方法包括但不限于：在所述虚拟栅极结构上方以及所述栅极结构靠近所述虚拟栅极结构的一侧上方形成自对准硅化物阻挡层111，同时在所述漏区中心区域两侧的上方形成自对准硅化物阻挡层112；在所述栅极结构远离所述虚拟栅极结构的一侧以及所述漏区中心区域的上方形成自对准硅化物层。

其中，所述自对准硅化物阻挡层可以选用本领常用绝缘材料，例如在本发明中可以优选二氧化硅，所述沉积方法可以为选用本领域常用方法。

所述自对准硅化物的形成方法为：溅镀金属层，例如镍金属层，然后进行快速升温退火(RTA)工艺，使金属层与栅极以及漏极区域接触的部分反应成硅化金属层，完成自行对准金属硅化物工艺(salicide)。接着使用可侵蚀金属层，但不致侵蚀金属硅化层区域的蚀刻剂，以将未反应的金属层除去。

执行步骤103，在所述自对准硅化物的上方还形成有互连结构109，所述互连结构可以包括若干金属通孔、接触孔以及金属层的组合。

可选地，在该实施例中所述互连结构109包括位于所述自对准硅化物的上方的接触孔。

至此，完成了本发明实施例的EEPROM存储器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。

图3为本发明一具体实施方式中所述半导体器件的制备工艺流程图，具体包括以下步骤：

步骤S1：提供衬底，在所述衬底上形成有栅极结构，在所述栅极结构一侧的所述衬底中形成有漏区，在所述栅极结构和所述漏区之间的所述衬底上还形成有虚拟栅极结构；

步骤S2：在所述虚拟栅极结构上方、所述栅极结构靠近所述虚拟栅极结构的一侧上方和所述漏区中心区域两侧的上方形成自对准硅化物阻挡层；

步骤S3：在所述栅极结构远离所述虚拟栅极结构的一侧以及所述漏区中心区域的上方形成自对准硅化物层。

实施例3

本发明还提供了一种电子装置，包括实施例1所述的EEPROM存储器件。其中，EEPROM存储器件为实施例1所述的EEPROM存储器件，或根据实施例2所述的制备方法得到的EEPROM存储器件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述EEPROM存储器件的中间产品。本发明实施例的电子装置，由于使用了上述的EEPROM存储 器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。