半导体元件及其制作方法与流程

本发明是有关于一种电子元件及其制作方法，且特别是有关于一种半导体元件及其制作方法。

背景技术：

在现有的太阳能电池技术中，通过异质结技术(Heterojunction Technology，HJT)所形成的具有异质结(Heterojunction with Intrinsic Thin-Layer，HIT)的异质结太阳能电池主要是通过具有不同能带的半导体材料所结合而成。异质结太阳能电池不但具有较高的光电转换效率及较好的温度特性，通过不同能带的结合的异质结还可以减少太阳能电池中自由载流子的损耗。因此，异质结太阳能电池已经成为现今太阳能电池技术中主要发展的技术之一。

在现有的异质结太阳能电池中，N型硅晶(Silicon)异质结太阳能电池具有前射极(front emitter)结构，也就是N型硅经异质结太阳能电池在经由照光面接受光束后所产生的电子(electron)会往太阳能电池相对于照光面的非照光面移动。当上述的异质结太阳能电池要采用电镀工艺制作电极于照光面时需要一外加的接触电极，通过接触电极来强迫给予电子到异质结太阳能电池的照光面，藉以在一电镀溶液中与金属离子的完成还原反应。然而，上述的接触电极需要以夹持的方式与异质结太阳能电池电性连接，异质结太阳能电池上的芯片容易在夹持的过程中受损、破损，进而降低合格率。另一方面，接触电极无法在异质结太阳能电池的照光面形成均匀的电场分布，因此接触电极附近具有较强电场的区域会先形成电镀电极，剩余区域也随着电镀电极的披覆而形成较弱的电场，进而形成不均匀的电极。为了解决上述问题，现有的太阳能电池制作方法会先用真空的方式在半导体芯片上成长一整面的金属层作为种子层(seed layer)，最后再用碱性溶液移除金属种子层来暴露出透光区域。然而，额外的种子层除了增加了工艺的复杂度，同时也会使整体合格率下降并大幅增加成本。

技术实现要素：

本发明提供一种半导体元件的制作方法，其可以有效率地形成良好的电极。

本发明提供一种半导体元件，其具有均匀的且良好的电极。

本发明的实施例的半导体元件的制作方法包括提供一半导体堆叠层以及一电镀电极于一溶液中、对半导体堆叠层的相对面与电镀电极施加一电压差以及提供一光束至半导体堆叠层，令第一电极形成于半导体堆叠层的入光面上，电压差使电镀电极提供至少一金属离子至溶液中并形成一金属离子溶液，半导体堆叠层的入光面与半导体堆叠层的相对面相对，且半导体堆叠层适于吸收上述光束并产生一电子至入光面，令金属离子溶液中的金属离子与电子形成第一电极于半导体堆叠层的入光面上。

在本发明的一实施例中，上述提供半导体堆叠层以及电镀电极于溶液中的步骤包括提供一第一型掺杂基材、形成一第一型掺杂半导体层及一第二型掺杂半导体层以及形成一第一导电层及一第二导电层。第一型掺杂半导体层位于第一型掺杂基材的正面上，第二型掺杂半导体层位于第一型掺杂基材的相对于正面的反面上。第一导电层位于第一型掺杂半导体层且上述的入光面位于第一导电层。第二导电层位于第二型掺杂半导体层且上述的相对面位于第二导电层。

在本发明的一实施例中，上述形成第一型掺杂半导体层及第二型掺杂半导体层的步骤之前还包括形成一第一本征层及形成一第二本征层。第一本征层位于第一型掺杂基材的正面上，第二本征层位于第一型掺杂基材的反面上。第一本征层及第一型掺杂基材之间形成一异质结，且第二本征层及第一型掺杂基材之间形成另一异质结。

在本发明的一实施例中，上述形成第一导电层于第一型掺杂半导体导电层且形成第二导电层于第二型掺杂半导体层的步骤包括形成多个抗反射微结构于第一导电层及第二导电层。

本发明的实施例的半导体元件包括一第一型掺杂基材、一第一型掺杂半导体层、一第二型掺杂半导体层、一第一导电层、一第二导电层、一第一电极以及一第二电极。第一型掺杂半导体层配置于第一型掺杂基材的正面，第二型掺杂半导体层配置于第一型掺杂基材的相对于正面的反面。第 一导电层配置于第一型掺杂半导体层上，且第一型半导体层位于第一导电层及第一型掺杂基材之间。第二导电层配置于第二型掺杂半导体层上，且第二型半导体层位于第二导电层及第一型掺杂基材之间。第一电极配置于第一导电层的一背对正面的入光面，且第一电极暴露部分入光面。第二电极配置于第二导电层的一背对反面的相对面，且第二电极暴露部分相对面。

在本发明的一实施例中，上述的第一型掺杂半导体层为N型掺杂半导体层，第一型掺杂基材为N型掺杂基材，第二型掺杂半导体层为P型掺杂半导体层。

在本发明的一实施例中，上述的半导体元件还包括一配置于入光面上的绝缘屏蔽层，且绝缘屏蔽层暴露部分入表面。

在本发明的一实施例中，上述的第一本征层及第二本征层的形成方法包括等离子体辅助化学气相沉积、物理气相沉积、常压化学气相沉积、离子镀膜技术及热扩散炉技术。

在本发明的一实施例中，上述的第一型掺杂半导体层及第二型掺杂半导体层的形成方法包括等离子体辅助化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)、物理气相沉积(Physical Vapor Deposition，PVD)、常压化学气相沉积(Atmospheric Pressure Chemical Vapor Deposition，APCVD)及热扩散炉技术(Thermal diffusion furnace)。

在本发明的一实施例中，上述的第一导电层及第二导电层的形成方法包括等离子体辅助化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)、物理气相沉积(Physical Vapor Deposition，PVD)、常压化学气相沉积(Atmospheric Pressure Chemical Vapor Deposition，APCVD)、离子镀膜技术(Reactive Plasma Deposition，RPD)及热扩散炉技术(Thermal diffusion furnace)。

在本发明的一实施例中，上述的第一导电层及第二导电层具有多个抗反射微结构。

在本发明的一实施例中，上述的入光面及相对面的表面粗糙度Ra小于5纳米。

在本发明的一实施例中，上述的光束的波长不同于金属离子溶液的吸收波段的波长。

在本发明的一实施例中，上述的第一型掺杂半导体层及第二型掺杂半导体层的材质包括单晶硅、多晶硅、非晶硅、碳化硅、硅氧化物、硅氮化物或其组合。

在本发明的一实施例中，上述的第一导电层及第二导电层的材质包括铟氧化物、锌氧化物、金属氧化物、硅氮化物或其组合。

在本发明的一实施例中，上述的半导体元件还包括一配置于第一型掺杂基材及第一型掺杂半导体层之间的第一本征层以及配置于第一型掺杂基材及第二型掺杂半导体层之间的第二本征层。第一本征层及第一型掺杂基材之间形成一异质结，第二本征层及第一型掺杂基材之间形成另一异质结。

基于上述，本发明的实施例的半导体元件的制作方法通过光束在半导体堆叠层中产生的电子来在一金属离子溶液中形成半导体元件的电极，因此形成的半导体元件的表面上可以具有均匀且良好的电极，且电极的形成过程中不需额外在半导体堆叠层的表面贴覆、夹取电极，因此可以提升半导体元件的制作合格率。本发明的实施例的半导体元件的架构在工艺中可以让光束充分的进入入光面来产生电子，因此可以形成较均匀的电极并提供良好的电性连接质量。如此一来，本发明的实施例的半导体元件便可以将更多的光能转换为电能。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1是依照本发明的第一实施例中制作半导体元件的示意图。

图2至图5是依照本发明的第二实施例中制作半导体元件的示意图。

【符号说明】

L、L1、L2：光束

V：电压差

100、100A：半导体元件

110、110A：半导体堆叠层

111：电子

112、112A：第一型掺杂半导体层

113、113A：入光面

114、114A：第一型掺杂基材

115、115A：相对面

116、116A：第二型掺杂半导体层

117、117A：绝缘屏蔽

118、118A：第一电极

119、119A：第二电极

121、121A：第一导电层

123、123A：正面

125、125A：反面

126、126A：第二导电层

131A、132A：本征层

133A、134A：异质结

200：电镀电极

201：金属离子

300：溶液

400：金属离子溶液

具体实施方式

图1是依照本发明的第一实施例中制作半导体元件的示意图。请参照图1，在本发明的第一实施例中，半导体元件100的制作方法包括提供一半导体堆叠层110以及一电镀电极200于一溶液300中并对半导体堆叠层110与电镀电极200施加一电压差V。电压差V使电镀电极200提供至少一金属离子201至溶液中300并形成一金属离子溶液400。也就是本实施例的半导体元件制作方法通过提供电压差V给电镀电极200及半导体堆叠层110来使电镀电极200解离出金属离子201至溶液300中，进而使溶液300形成混有金属离子201的金属离子溶液400。在本实施例中，电压差V可以通过电池或外接电源所提供，本发明不限于此。

本实施例的半导体元件100制作方法是对半导体堆叠层110的相对面115及电镀电极200施加电压差V，接着提供一光束L至半导体堆叠层110。半导体堆叠层110适于吸收光束L并产生电子111，且半导体堆叠层110 的入光面113相对于相对面115，因此上述吸收光束L所产生的电子111会到达入光面113，进而使金属离子溶液400中的金属离子201与电子111形成第一电极118于入光面113上。也就是说，本实施例中的第一电极118是由电压差V所产生出的金属离子201与光束L在半导体堆叠层110产生的电子111所形成，进而制作出半导体元件100。由于在本实施例中形成第一电极118的电子111是由半导体堆叠层110吸收光束L所产生，经由光束L所引发的电子111可以均匀地抵达入光面113，因此第一电极118可以均匀地形成在入光面113上。另一方面，因为本实施例的半导体元件制作方法中不会有额外的导电电极接触到入光面113，因此可以大幅降低入光面113因碰触、夹持而损伤或破损的机率，进而提升制作半导体元件100的合格率。换句话说，本实施例的半导体元件100的制作方法是经由光引发电镀来形成均匀的第一电极118在入光面113。

详细来说，在本实施例中，提供半导体堆叠层110以及电镀电极200于溶液300中的步骤包括提供一第一型掺杂基材114、形成一第一型掺杂半导体层112及一第二型掺杂半导体层116以及形成一第一导电层121及一第二导电层126。第一型掺杂半导体层112位于第一型掺杂基材114的正面123上，第二型掺杂半导体层116位于第一型掺杂基材114的相对于正面123的反面125上。第一导电层121位于第一型掺杂半导体层112且入光面113位于第一导电层121。第二导电层126位于第二型掺杂半导体层116且上述的相对面115位于第二导电层126。在本实施例中，第一型掺杂基材114例如是N型掺杂基材，第一型掺杂半导体层112例如是N型掺杂半导体层，第二型掺杂半导体层116例如是P型掺杂半导体层，而半导体堆叠层110例如具有一种背射极(rear emitter)结构。当本实施例的半导体堆叠层110在接收光束L时会产生电子111往前(也就是往入光面113)射出，进而使金属离子溶液400中金属离子201在入光面113还原并形成第一电极118。

在本实施例中，由于有电压差V提供在半导体堆叠层110的相对面115，因此电子111在半导体堆叠层110中产生后会往入光面113移动。详细来说，在本实施例中，半导体堆叠层110具有形成于相对面115的第二电极119，且第二电极119电性连接至电镀电极200，而电压差V经由第 二电极119提供到相对面115。在本实施例中，提供电压差V到第二电极119的方法例如是通过电刷与第二电极119的接触来提供，但本发明不限于此。另一方面，在本发明的其他实施例中，半导体堆叠层110的相对面115还可以直接电性连接到电镀电极200，本发明不限于此。

另一方面，在本发明的第一实施例中，半导体堆叠层110还包括绝缘屏蔽117，绝缘屏蔽117配置于入光面113上且暴露部分入光面113。半导体堆叠层110可以通过绝缘屏蔽117的位置来限定金属离子201可以接触入光面113的区域，也就是绝缘屏蔽117可以定义出第一电极118所形成的位置。

在本实施例中，光束L的波长不同于金属离子溶液400的吸收波段的波长。详细来说，在本实施例中，当电镀电极200所解离的金属离子201例如为铜离子时，铜离子201所形成的金属离子溶液400因为不吸收蓝色光束，因此光束L可以包括例如是波长为460纳米的蓝色光束L，进而使光束L可已有效率的传递至半导体堆叠层110。也就是说，本发明的实施例的光束L的选用可以根据金属离子溶液400的吸光特性来决定，进而使光束L可以有效率地传递到半导体堆叠层110。

在本发明的第一实施例中，第一型掺杂半导体层112及第二型掺杂半导体层116的形成方法包括等离子体辅助化学气相沉积、物理气相沉积、常压化学气相沉积及热扩散炉技术(Thermal diffusion furnace)，但本发明不限于此。第一导电层121及第二导电层126的形成方法包括等离子体辅助化学气相沉积、物理气相沉积、常压化学气相沉积、离子镀膜技术及热扩散炉技术，但本发明不限于此。

在本实施例中，半导体元件100包括第一型掺杂基材114、第一型掺杂半导体层112、第二型掺杂半导体层116、第一导电层121、第二导电层126、第一电极118以及第二电极119。第一型掺杂半导体层112配置于第一型掺杂基材114的正面123，第二型掺杂半导体层116配置于第一型掺杂基材114的相对于正面123的反面125。第一导电层121配置于第一型掺杂半导体层112上，且第一型掺杂半导体层112位于第一导电层121及第一型掺杂基材114之间。第二导电层126配置于第二型掺杂半导体层116上，且第二型半导体层116位于第二导电层126及第一型掺杂基材114之 间。第一电极118配置于第一导电层121的一背对正面123的入光面113，且第一电极118暴露部分入光面113。第二电极119配置于第二导电层126的一背对反面125的相对面115，且第二电极119暴露部分相对面115。由于第一型掺杂基材114例如是N型掺杂基材，第一型掺杂半导体层112例如是N型掺杂半导体层，第二型掺杂半导体层116例如是P型掺杂半导体层，因此半导体元件100例如是一种良好的N型半导体元件100，其中第一电极118通过N型半导体元件100所具有的背射极结构的特性可以由上述的光引发电镀来形成，具有良好地均匀度，同时还可以提升制作合格率。也就是说，本实施例的半导体元件100的架构在工艺中可以让光束L充分的进入入光面113来产生电子111，因此可以形成较均匀的电极并提供良好地电性连接质量，进而使半导体元件100的光电转换效率提升。

进一步来说，在本实施例中，第一型掺杂半导体层112及第二型掺杂半导体层116的材质包括单晶硅、多晶硅、非晶硅、碳化硅、硅氧化物、硅氮化物或其组合，但本发明不限于此。在本实施例中，第一导电层121及第二导电层126的材质包括铟氧化物、锌氧化物、金属氧化物、硅氮化物或其组合，但本发明不限于此。

图2至图5是依照本发明的第二实施例中制作半导体元件的示意图。请参照图2，在本发明的第二实施例中，半导体元件的制作方法先提供第一型掺杂基材114A，并在第一型掺杂基材114A的正面123A上形成第一本征层131A，在第一型掺杂基材114A的反面125A形成第二本征层132A。第一本征层131A及第一型掺杂基材114A之间形成一异质结133A，且第二本征层132A及第一型掺杂基材114A之间形成异质结134A。也就是说，本实施例在形成第一型掺杂半导体层112A及第二型掺杂半导体层116A之前先形成了第一本征层131A及第二本征层132A，进而使第一型掺杂基材114A的正面123A和反面125A都形成异质结。在本实施例中，第一本征层131A及第二本征层132A的形成方法包括等离子体辅助化学气相沉积、物理气相沉积、常压化学气相沉积、离子镀膜技术及热扩散炉技术，但本发明不限于此。

请参照图3，本实施例在形成完第一型掺杂半导体层112A及第二型掺杂半导体层116A后，接着形成第一导电层121A于第一型掺杂半导体 层112A，并形成第二导电层126A于第二型掺杂半导体层116A。本实施例在第一导电层121A形成的同时还形成多个抗反射微结构，也就是本实施例的第一导电层121A所形成的入光面113A上具有多个抗反射微结构。详细来说，在本实施例中，入光面113A的表面粗糙度Ra小于5纳米，进而增加例如是光束L1穿透入光面113A的效率。在其他实施例中，抗反射微结构更可以形成于相对面115A，本发明不限于此。

另一方面，由于本发明的第二实施例的第一型掺杂基材114A的正面123A和反面125A都有形成异质结，因此更可以提升半导体堆叠层110A在接收光束L1后产生电子的效率，提供一个良好的光电转换效率。

请参照图4，本实施例在形成第一电极层121A和第二电极层126A之后形成第二电极119A于相对面115A，并形成绝缘屏蔽117A于入光面113A。通过上述的光引发电镀工艺，施加于第二电极119A的电压差可以使半导体堆叠层110A因吸收到例如是光束L2而产生的电子到达入光面113A。因此，半导体堆叠层110A即可通过环境中的金属离子来还原并形成第一电极118A于入光面113A。接着再参照图5，本实施例再经由移除绝缘屏蔽117A来制作出半导体元件100A。

在本实施例中，半导体元件100A包括配置于第一型掺杂基材114A及第一型掺杂半导体层112A之间的第一本征层131A以及配置于第一型掺杂基材114A及第二型掺杂半导体层116A之间的第二本征层132A。第一本征层131A及第一型掺杂基材114A之间形成一异质结133A，第二本征层132A及第一型掺杂基材114A之间形成异质结134A，可以提升半导体元件100A在接收到光束L2时的电子产生效率。另一方面，在本实施例中，入光面113A被第一电极118A暴露的面积大于相对面115A被第二电极119A暴露的面积。因此第一电极118A可以通过N型半导体元件100A所具有的背射极结构的特性来良好地形成在入光面113A上，但本发明不限于此。在其他实施例中，入光面被第一电极暴露的面积也可以与第二电极所暴露的相对面的面积相同，本发明不限于此。

综上所述，本发明的实施例的半导体元件的制作方法是通过提供电压差在半导体堆叠层及电镀电极之间并在半导体堆叠层所在的环境形成金属离子溶液，进而让光束在半导体堆叠层中产生的电子可以在半导体堆叠 层的入光面与金属离子溶液中的金属离子还原并形成电极。因此半导体元件的电极的形成不受额外导电电极的配置位置所影响，电极可以均匀地形成在入光面上，同时可以避免半导体元件的表面在贴覆或碰触其他导电元件时造成损伤，进而提升半导体元件的制作合格率。本发明的实施例的半导体元件的架构在工艺中可以让光束充分的进入入光面来产生电子，进而通过光引发电镀来形成均匀的电极，因此可以具有良好的电性连接质量。如此一来，本发明的实施例的半导体元件便可以将更多的光能转换为电能。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作部分的更改与修饰，故本发明的保护范围当视后附的权利要求所界定者为准。