1.一种半导体元件的制作方法，包括：
在一半导体基底的一存储器区上形成多个选择栅极；
在两相邻的选择栅极之间形成两电荷存储结构；
在该半导体基底中形成一源极区，其中该源极区形成于该两相邻的选择栅极之间；
形成一绝缘块，该绝缘块形成于该两电荷存储结构之间以及该源极区上；以及
在该绝缘块上形成一存储栅极，其中该存储栅极与该两电荷存储结构连接。
2.如权利要求1所述的半导体元件的制作方法，其中各该电荷存储结构包括：
第一氧化物层；
氮化物层，形成于该第一氧化物层上；以及
第二氧化物层，形成于该氮化物层上，其中该第二氧化物层以及该绝缘块由同一氧化制作工艺所形成。
3.如权利要求1所述的半导体元件的制作方法，还包括：
在该半导体基底的一逻辑区上形成一虚置栅极。
4.如权利要求3所述的半导体元件的制作方法，其中该虚置栅极以及该存储栅极由一多晶硅层所形成。
5.如权利要求4所述的半导体元件的制作方法，还包括：
对该存储栅极进行一掘入制作工艺；以及
在该掘入制作工艺之后，在该存储栅极上形成一自对准硅化物(self-aligned silicide)。
6.如权利要求3所述的半导体元件的制作方法，还包括：
移除该逻辑区的该虚置栅极并以一金属栅极取代该虚置栅极，其中移除该虚置栅极并以该金属栅极取代该虚置栅极的方法包括一替换性金属栅极(replacement metal gate，RMG)制作工艺。
7.如权利要求6所述的半导体元件的制作方法，还包括：
在该半导体基底的该逻辑区以及该存储器区上形成一高介电常数介电 层；以及
在该高介电常数介电层上形成一阻障层，其中部分的该高介电常数介电层以及部分的该阻障层形成于该两相邻的选择栅极之间。
8.如权利要求7所述的半导体元件的制作方法，其中该高介电常数介电层于该虚置栅极被移除之前形成。
9.如权利要求7所述的半导体元件的制作方法，其中该高介电常数介电层以及该阻障层于该虚置栅极被移除之后形成。
10.如权利要求7所述的半导体元件的制作方法，其中至少部分的该高介电常数介电层以及至少部分的该阻障层位于该存储栅极以及该电荷存储结构之间。
11.如权利要求6所述的半导体元件的制作方法，其中该存储栅极以及该逻辑区的该金属栅极由该替换性金属栅极制作工艺所形成，且该存储栅极包括一金属导电材料。
12.如权利要求6所述的半导体元件的制作方法，其中该选择栅极以及该逻辑区的该金属栅极由该替换性金属栅极制作工艺所形成，且该选择栅极包括一金属导电材料。
13.一种半导体元件，包括：
半导体基底，具有一存储器区；
多个选择栅极，设置于该半导体基底的该存储器区上；
两电荷存储结构设置于两相邻的选择栅极之间；
源极区，设置于该半导体基底中且设置于该两相邻的选择栅极之间；
绝缘块，设置于该源极区上且设置于该两电荷存储结构之间；以及
存储栅极，设置于该绝缘块上，其中该存储栅极与该两电荷存储结构连接。
14.如权利要求13所述的半导体元件，其中各该电荷存储结构包括：
第一氧化物层；
氮化物层，设置于该第一氧化物层上；以及
第二氧化物层，设置于该氮化物层上。
15.如权利要求13所述的半导体元件，其中该存储栅极以及该多个选择栅极由多晶硅构成，且该半导体元件还包括一自对准硅化物设置于该存储栅极以及至少一个该选择栅极上。
16.如权利要求13所述的半导体元件，还包括：
高介电常数介电层，设置于该半导体基底的该存储器区以及一逻辑区上；以及
阻障层，设置于该高介电常数介电层上，其中部分的该高介电常数介电层以及部分的该阻障层设置于该两相邻的选择栅极之间。
17.如权利要求16所述的半导体元件，其中至少部分的该高介电常数介电层以及至少部分的该阻障层设置于该存储栅极以及该电荷存储结构之间。
18.如权利要求16所述的半导体元件，其中位于该逻辑区上的该高介电常数介电层以及位于该存储器区上的该高介电常数介电层分别包括一U型高介电常数结构。
19.如权利要求18所述的半导体元件，其中该选择栅极包括一金属导电材料，且该金属导电材料被该存储器区的该U型高介电常数结构围绕。
20.如权利要求18所述的半导体元件，其中该存储栅极包括一金属导电材料，且该金属导电材料被该存储器区的该U型高介电常数结构围绕。