多栅极装置的制造方法与流程
本发明实施例是有关于一种制备多栅极装置的设备与方法。
背景技术：
半导体制造业正面临持续的挑战以制造更小的电子装置并同时能够支援更多复杂的功能。据此，半导体业的持续趋势为制造低成本、高性能且低功率的集成电路(ics)。到目前为止，借着缩减半导体集成电路尺寸(例如：最小化结构大小)以增加产品效率及降低相关成本来达成这些目标。然而，缩减产品大小也增加了半导体制造过程的复杂程度。因此，应了解到半导体集成电路的持续成长与半导体制造过程是相辅相成的成长。
最近，多栅极装置借着增加栅极通道耦合(gate-channelcoupling)、降低关闭状态电流(off-statecurrent)以及降低短通道效应(short-channeleffects)以增加栅极控制。环绕式栅极晶体管(gate-allaroundtransistor)为多栅极装置的其中一种。环绕式栅极晶体管是从栅极结构获得其名称，其可以围绕通道区域延伸，提供在两侧或四侧上对通道的连结。环绕式栅极晶体管与常规互补金属氧化物半导体(cmos)制程是可相容的，并且它们的结构允许它们被极度地缩小，同时保持栅极控制和减少短通道效应。在常规制程中，环绕式栅极晶体管在硅纳米线(siliconnanowire)中提供通道。然而，整合在纳米线周围制造环绕式栅极晶体管是具有挑战性的。例如，虽然当前的方法在许多方面是令人满意的，但是仍然需要继续改进。
技术实现要素：
本揭露提供一种多栅极装置的制造方法，包含：形成一第一鳍状结构于一基板之上，该第一鳍状结构有一源极/漏极区域和一通道区域，其中该第一鳍状结构是由有多个磊晶层的一第一堆叠所形成，其包含由有一第一部分的多个第一磊晶层插入于有一第二部分的多个第二磊晶层；移除位于该第一鳍状结构的该源极/漏极区域的所述多个第二磊晶层以形成多个第一缺口；覆盖一介电层于所述多个第一磊晶层的一部分，并且填入该介电层于所述多个第一缺口；以及成长另一磊晶材料于每个所述第一磊晶层的至少两表面以形成一第一源极/漏极结构且该介电材料填入所述多个第一缺口。
附图说明
为让本发明实施例的上述和其他目的、特征、优点与实施例能更明显易懂，在阅读下述的说明书时请参照所附附图。值得注意的是，根据业界的标准做法，各种特征并非按比例绘制。事实上为清楚说明，这些特征的尺寸可任意放大或缩小：
图1为多栅极装置制造方法的流程图其是根据本揭露的一个或多个实施例且包含一隔离区于栅极之下；
图2、图3、图4、图5、图6、图7、图8、图9、图10及图11a是绘示根据图1方法中装置200的一实施例的等角视图；
图11b是一根据等角视图图11a中a-a线的剖视图，其为根据图1方法中装置200的一实施例；
图12、图13a、图13b、图14、图15、图16a、图16b、图17a、图17b、图18a、图18b、图19a、图19b和图19c是根据图1方法中装置200的一实施例的等距视图；
图20a是对应于等距视图图19a和图19b中沿着线a-a的横截面图，其是根据图1方法中装置200的一实施例；
图20b是对应于等距视图图19a沿着线b-b的横截面图，其是根据图1方法中装置200的一实施例；
图20c是对应于等距视图图19a沿着线bb-bb的横截面图，其是根据图1方法中装置200的一实施例；
图20d是对应于等距视图图19b沿着线b-b的横截面图，其是根据图1方法中装置200的一实施例；
图20e是对应于等距视图第19b沿着线bb-bb的横截面图，其是根据图1方法中装置200的一实施例；
图20f是对应于等距视图图19c沿着线a-a的横截面图，其是根据图1方法中装置200的一实施例；
图20g是对应于等距视图图19c沿着线b-b的横截面图，其是根据图1方法中装置200的一实施例；
图20h是对应于等距视图图19c沿着线bb-bb的横截面图，其是根据图1方法中装置200的一实施例；
图21是根据本揭露的一个或多个态样的制造多栅极装置或其一部分的另一种方法的流程图；以及
图22和图23是根据图21方法中装置200的一实施例的等距视图。
具体实施方式
以下叙述提供了用于实现本发明不同实施例或示例，例如，用于执行本发明实施例的不同特征。特定实施例的构件和组装被描述在下面以简化本发明实施例。当然，这些仅是示例并且不旨在限制。例如，在下面的描述中，第一特征在第二特征之上的形成可以包括其中第一和第二特征以直接接触形成的实施例，并且还可以包括其中附加特征可以形成在第一和第二特征之中，使得第一和第二特征可以不直接接触。另外，本发明实施例可以在各种示例中重复参考数字和/或字母。这种重复的目的是为了简化和清楚，其本身并不指示所讨论的各种实施例和/或配置之间的关系。
进一步来说，空间相对的词，如“紧邻...之下”、“在…之下”、“在…之上”、“…的上部”及其类似词，可在此用于描述一元素或特征与另一元素或特征的关系以简化叙述。这些空间相对词是为了涵盖附图所叙述方向外使用中装置的不同面向。当装置被转向(旋转90°或其他角度)时，空间相对词的诠释也将相应变化。
还应注意，本揭露以多栅极晶体管的形式呈现实施例。多栅极晶体管包括其栅极结构形成在通道区的至少两侧上的那些晶体管。这些多栅极装置可以包括p型金属氧化物半导体装置或n型金属氧化物半导体装置。由于它们的鳍状结构，在本文中以finfet称呼这些实施例。本揭露也呈现被称为环绕式栅极晶体管(gate-allaroundtransistor)类型的实施例。环绕式栅极晶体管包括任何装置其具有形成在一通道区的四侧上(例如，围绕通道区的一部分)的栅极结构。本揭露的装置还包括具有设置在纳米线通道，棒状通道和/或其它合适的通道构造中的通道区的实施例。本揭露提出的是可以具有与单个连续栅极结构相关联的一个或多个通道区(例如，纳米线)的装置的实施例。然而，通常知识者将认识到，本文描述的教导适用于单一通道(例如，单一纳米线)或任何数量的通道。
图1是包括制造多栅极装置的半导体制造的方法100。如本文所使用的，术语“多栅极装置”用于描述一装置(例如，半导体晶体管)其具有至少沉积一些栅极材料于至少一个通道的多个侧面上的。在一些实施例中，多栅极装置可以被称为具有栅极材料沉积在至少一个通道的至少四个侧面上的环绕式栅极晶体管。此通道区可以被称为一“纳米线”，如本文所使用的，其包括各种几何形状(例如，圆柱形，条形)和各种尺寸的通道区。
图2-10、图11a和图12-19c是根据图1的方法100，各个阶段中，半导体装置200的实施例的等距视图。图11b和图20a-20h是根据图1的方法100，各个阶段中，半导体装置200的实施例的对应于上述各个等距视图的横截面图。与本揭露所讨论的其它方法实施例和实施例装置一样，应当理解，半导体装置200的部分可以透过cmos技术制程流程制造，因此这里仅简要描述部分制程。此外，示例性半导体装置可以包括各种其他装置和特征，诸如其他类型的装置，诸如附加晶体管，双极结晶体管、电阻器、电容器、电感器、二极管、熔丝、静态随机存取存储器逻辑电路等，但是其皆被简化以更好地理解本揭露的发明构思。在一些实施例中，实施例的装置包括可以互连的多个半导体装置(例如，晶体管)，包括pfet，nfet等。此外，应被注意的是，方法100的制程步骤，包括关于图2-20h的描述，与本揭露提供的方法的其余部分和示例性附图一样，仅仅是示例性的，并且不旨在超出在所附权利要求中具体记载的内容。
在本实施例中，基于装置性能考虑，装置200包括第一区域202、第二区域204和第三区域206。在第一区域202中，将形成第一源极/漏极结构，并且在第二区域204，将形成不同于第一源极/漏极结构的第二源极/漏极结构。第三区域206包括输入/输出(i/o)区域。
参考图1和图2，方法100开始于步骤102，透过执行抗接面击穿注入(anti-punchthroughimplant)212于一包括第一、第二和第三区域的基板210。在一些实施例中，基板210可以是半导体基板，例如硅基板。基板210可以包括不同层，包括形成在半导体基板上的导电或绝缘层。根据本领域中已知的设计要求，基板210可以包括各种掺杂配置。例如，可以在设计用于不同装置类型的区域(例如，n型场效应晶体管(nfet)、p型场效应晶体管(pfet))中的基板210上形成不同的掺杂分布(例如，n型井、p型井)。合适的掺杂可以包括掺杂剂的离子注入和/或扩散制程。基板210通常具有隔离结构(例如，浅沟槽隔离(shallowtrenchisolation,sti)结构)插入该区域以提供不同结构类型。基板210还可以包括其他半导体，例如锗，碳化硅(sic)、硅锗(sige)或金刚石。或者，基板210可以包括化合物半导体和/或合金半导体。此外，基板210可以可选性地包括磊晶层(epi-layer)，可以为了增强性能而应变，可以包括绝缘体上硅晶(silicon-on-insulator,soi)结构，和/或具有其它合适的增强结构。
抗接面击穿注入(anti-punchthroughimplant)212可以在装置的通道区下面的区域中执行，例如，以防止穿通或不必要的扩散。在一些实施例中，执行第一光蚀刻(photolithography)步骤以执行图案化p型抗接面击穿区域，并且执行第二光微影技术步骤以图案化n型抗接面击穿区域。例如，在一些实施例中，执行第一光蚀刻步骤可以包括在基板210上形成光阻层，将光阻层暴露于一图案(例如，p型抗接面击穿注入掩模)，执行曝光后烘烤(post-exposurebake)制程，以及使光阻层显影以形成图案化的光阻层。作为示例，透过离子注入制程注入以形成p型抗接面击穿区域，其中p型掺杂剂可以包括硼、铝、镓、铟和/或其它p型受体材料。此后，在一些实施例中，可以执行第二光蚀刻步骤，其中第二光蚀刻步骤可以包括在基板210上形成光阻层，将光阻层暴露于一图案(例如，n型抗接面击穿注入掩模)曝光后烘烤制程，以及使光阻层显影以形成图案化的光阻层。作为示例，通过离子注入制程注入到n型抗接面击穿区域中的n型掺杂剂可以包括砷、磷、锑或其他n型施主材料。另外，在各种实施例中，抗接面击穿注入可具有例如介于约1×1018cm-3与1×1019cm-3之间的高掺杂剂浓度。在一些实施例中，如下所述，可以有利地使用这种高抗接面击穿掺杂剂浓度，因为随后形成在抗接面击穿注入基板上的隔离层，可以用作防止掺杂剂扩散的阻挡层。
参考图1和图3，方法100步骤104是透过在抗接面击穿注入的基板210上方，包括在第一、第二和第三区域202、204和206上方，形成磊晶堆叠310。磊晶堆叠310包括由第二磊晶层316的第二组合物插入第一磊晶层314的第一组合物。第一和第二组合物可以不同或可以相同。在一个实施例中，第一磊晶层314由sige形成，第二磊晶层316由硅形成。然而，其它实施方式也是可能的，包括那些提供具有不同氧化速率的第一组合物和第二组合物。例如，在各种实施例中，第一磊晶层314具有第一氧化速率，并且第二磊晶层316具有小于第一氧化速率的第二氧化速率。在一些实施例中，第一磊晶层314包括sige，并且其中第二磊晶层316包括si，第二磊晶层316的si氧化速率小于第一磊晶层314的sige氧化速率。在随后的氧化过程，如下所述，第一磊晶层314的部分可以被完全氧化，而只有第二磊晶层316是非氧化的，或者在一些实施例中第二磊晶层仅被轻微氧化(例如，侧壁)。
值得注意的是，为了便于在后面的制程步骤中作为参考，最底部的磊晶部分表示为314a。然而，在实施例中，最底部的磊晶部分314a与第一磊晶层314基本上是相似的材料。在一个实施例中，最底部的磊晶部分314a是sige，并且第一磊晶层314也可以是sige。在其他实施例中，最底部的磊晶部分314a具有与第一磊晶层314和/或第二磊晶层316不同的组成。最底部的磊晶部分314a的厚度可以大于上覆的第一磊晶层314的厚度。
第二磊晶层316或其部分可以形成多栅极装置200的通道区。例如，第二磊晶层316可以被称为“纳米线”，用于形成多栅极装置200(例如gaa装置)的通道区。这些“纳米线”也用于形成如下所述的多栅极装置200的源极/漏极结构的一部分。再次，如本文中使用的术语，“纳米线”是指形状为圆柱形以及其他形状(例如，棒形)的半导体层。下面进一步讨论使用第二磊晶层316来限定装置的一个通道或多个通道。
值得注意的是，图3中绘示第一磊晶层314(包括314a)和第二磊晶层316中的五(5)层，这仅仅是为了说明的目的，而不是限制性的。应可以理解，可以在磊晶堆叠310中形成任何数量的磊晶层，层数取决于装置200的通道区域的期望数量。在一些实施例中，第二磊晶层316的数量介于2和10之间。
在一些实施例中，第一磊晶层314具有约2纳米(nm)至约6nm的厚度范围。第一磊晶层314的厚度可以基本上均匀。在一些实施例中，最底部的磊晶部分314a具有大约8至15nm的厚度，而其上的第一磊晶层314具有范围大约2nm至大约6nm的厚度。在一些实施例中，第二磊晶层316具有约6nm至约12nm的厚度范围。在一些实施例中，第二磊晶层316的厚度基本上均匀。如下文更详细描述，第二磊晶层316中的每一层皆可用作随后形成的多栅极装置的通道区，且其厚度基于装置性能考虑而选择。第一磊晶层314可以用于限定用于随后形成的多栅极装置的相邻通道区域之间的间隙距离且其厚度是基于装置性能考虑选择的。
作为示例，磊晶堆叠310的层的磊晶生长可以通过分子束磊晶(molecularbeamepitaxy,mbe)制程，金属有机化学气相沉积(metalorganicchemicalvapordeposition,mocvd)制程和/或其他合适的磊晶生长制程来执行。在一些实施例中，磊晶生长层例如，第二磊晶层316包括与基板210相同的材料。在一些实施例中，第一和第二磊晶生长层314和316包括与基板210不同的材料。如上所述，在至少一些实例中，第一磊晶层314包括磊晶生长的硅锗(sige)层，第二磊晶层316包括磊晶生长的硅(si)层。在一些实施例中，最底部的磊晶部分314a也是sige。或者，在一些实施例中，第一和第二磊晶层314和316中的任一个可以包括其它材料，例如锗，化合物半导体，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/锑化铟，诸如sige、gaasp、alinas、algaas、ingaas、gainp和/或gainasp的合金半导体，或其组合。如上所述，可以基于提供不同的氧化、蚀刻选择性性质来选择第一和第二磊晶层314和316的材料。在各种实施例中，第一和第二磊晶层314和316基本上不含掺杂剂(即，具有从约0cm-3至约1×1017cm-3的外质掺杂剂浓度)，其中例如在磊晶生长期间没有执行有意掺杂。
也如图3的示例所示，可以在磊晶堆叠310上形成硬光罩(hardmask,hm)层320。在一些实施例中，硬光罩层320包括氧化物层(例如，可以包括sio2的衬垫氧化物层)和形成在氧化层之上的氮化物层(例如，可以包括si3n4的衬垫氮化物层)。在一些实例中，硬光罩层320包括热生长氧化物、化学气相沉积(cvd)沉积氧化物和/或原子层沉积(ald)沉积氧化物。在一些实施例中，硬光罩层320包括透过cvd或其他合适的技术沉积的氮化物层。硬光罩层320可以用于保护基板210和/或磊晶堆叠310的部分和/或用于限定如下所述的图案(例如，鳍状结构)。
参考图1和图4，方法100步骤106是透过从基板210(包括在第一、第二和第三区域202、204和206中)延伸形成多个鳍状结构410(称为鳍)。在各种实施例中，每个鳍状结构410包括由基板210形成的基板部分、磊晶堆叠的每个磊晶层的部分，包括磊晶层314/314a和316，以及来自硬光罩层320的硬光罩层部分。
可以使用合适的制程来制造鳍状结构410，包括光蚀刻制程(photolithographyprocess)和蚀刻制程(etchprocess)。光蚀刻制程可以包括在基板210上方(例如，在图3的硬光罩层320上方)形成光阻层，将光阻暴露于图案，执行曝光后烘烤制程，以及显影光阻以形成掩模元件(maskingelement)包括光阻。在一些实施例中，可以使用电子束(e-beam)光蚀刻制程来执行图案化光阻以形成掩蔽元件。然后，掩模元件可以用于保护基板210的区域和在其上形成的层，而蚀刻制程在未保护区域中形成沟槽414，其穿过硬光罩层320，穿过磊晶堆叠310并进入基板210，以形成多个延伸鳍状结构410。可以使用干蚀刻(例如，反应离子蚀刻)，湿蚀刻和/或其组合来蚀刻沟槽414。
亦可使用许多其它实施例使用的在基板上形成鳍状结构的方法，包括例如限定鳍状结构的区域(例如，透过掩模(mask)或隔离区域)和以鳍状结构410的形式磊晶生长磊晶堆叠310。在一些实施例中，形成鳍状结构410可以包括修整制程(trimprocess)以减小鳍状结构410的宽度。修整制程可以包括湿式和/或干式蚀刻制程。
参照图1和图5，方法100步骤108是透过执行氧化制程以在鳍状结构内(包括第一、第二和第三区域202、204和206)形成隔离区域。装置200暴露于完全氧化多个鳍状结构410中每一个的磊晶层部分314a的氧化过程。最底部的磊晶部分314a被转变为氧化层510，其提供隔离区/层。在一些实施例中，氧化层510具有约5至约25nm的厚度范围。在实施例中，氧化层510可以包括硅锗(sigeox)的氧化物。
氧化制程可以包括形成和图案化各种掩模层(maskinglayer)，使得氧化被控制到最底部的磊晶部分314a。在其他实施例中，氧化制程是由于最底部的磊晶部分314a的组成的选择性氧化。在一些示例中，可以通过将装置200暴露于湿氧化制程，干氧化制程和/或其组合来执行氧化制程。在至少一些实施例中，使用水蒸气或蒸汽作为氧化剂，在约1atm的压力下，在约400℃至约600℃的温度范围内，将装置200暴露于湿氧化制程，并且约0.5小时至约2小时的时间。值得注意的是，本揭露提供的氧化制程条件仅是示例性的，并且不意味着限制。
如上所述，在一些实施例中，最底部的磊晶部分314a可以包括具有第一氧化速率的材料，并且第二磊晶层316可以包括具有小于第一氧化速率的第二氧化速率的材料。作为示例，在最底部的磊晶层部分314a包括sige并且第二磊晶层316包括si的实施例中，更快的sige氧化速率(即，与si相比)确保sige层(即，磊晶层部分314a)变得完全氧化，同时最小化或消除其它磊晶层316的氧化。将理解，可以选择上述多种材料中的任何材料作为第一和第二磊晶层部分中的每一层，以提供不同的合适氧化速率。
每个鳍状结构410的所得氧化层510可以用作对先前注入基板210中的抗接面击穿掺杂剂的扩散阻挡层，其中，抗接面击穿掺杂剂可能直接存在于氧化层510下方的基板210中。因此，在不同实施例中，氧化层510防止基板部分210内的抗接面击穿掺杂剂扩散到，例如在随后形成的多栅极装置中作用为通道区的上覆第二磊晶层316中。在一些实施例中，氧化层510被称为隔离区510。在其他实施例中，隔离区510被省略。
参考图1和图6，方法100步骤110是透过在鳍状结构410之间(在第一、第二和第三区域，202、204和206中)形成浅沟槽隔离(shallowtrenchisolation,sti)结构610。举例来说，在一些实施例中，首先在基板210上沉积介电层，用介电材料填充沟槽414。在一些实施例中，介电层可以包括sio2、氮化硅、氮氧化硅、掺杂硅酸盐玻璃(fsg)、低k电介质，其组合和/或其合适的材料。在一些实施例中，在沉积介电质层之后，可以对装置200进行退火，例如，以提高介电质层的品质。在一些实施例中，介电层(以及随后形成的浅沟槽隔离结构610)可以包括多层结构，例如具有一个或多个衬垫层。
在形成浅沟槽隔离结构610时，在沉积介电质层之后，沉积的介电质材料例如通过化学机械抛光(cmp)制程被减薄和平坦化。cmp制程可以平坦化介电层的顶表面。在一些实施例中，用于平坦化装置200顶表面的cmp制程也可以用于去除从每一个鳍状结构410中的硬光罩层320。在一些实施例中，硬光罩层320的去除可以可选地使用合适的蚀刻制程(例如，干蚀刻或湿蚀刻)。
参考图1和图7，方法100步骤112是透过凹陷浅沟槽隔离结构610(称为610')，插入鳍状结构410以提供延伸的鳍状结构410在凹陷浅沟槽隔离结构610'上方(在第一、第二和第三区域，202、204和206)。在一些实施例中，凹陷制程可以包括干蚀刻制程，湿蚀刻制程和/或其组合。在一些实施例中，控制(例如，透过控制蚀刻时间)凹陷深度，以便导致鳍状结构410的上部暴露出期望高度，称为410'。高度“h”暴露磊晶堆叠310的每个层。图7示出了凹陷的浅沟槽隔离结构610'的凹陷与隔离区510的顶表面基本上共面，但是在其他实施例中，凹陷的浅沟槽隔离结构610'可以不与隔离区510的顶表面共面。
参考图1和图8，方法100步骤114是透过在鳍状结构410'上(在第一、第二和第三区域，202、204和206中)形成虚设介电层620。在一些实施例中，虚设介电层620可以包括sio2、氮化硅、高k介电材料和/或其它合适的材料。在各种实例中，可通过cvd制程、次常压cvd(sacvd)制程、可流动cvd制程、ald制程、pvd制程或其它合适制程来沉积虚设介电层620。作为示例，虚设介电层620可以用于在后续制程中(例如，虚设栅极堆叠的后续形成)防止对鳍状结构410'的损坏。
参考图1和图9，方法100步骤116是透过形成栅极堆叠710(在第一、第二和第三区域202、204和206中)。在实施例中，栅极堆叠710是虚设(牺牲)栅极堆叠，并且将在装置200的后续处理阶段由最终栅极堆叠代替。特别地，虚设栅极堆叠710可被之后制程中的高k介电质层(hk)和金属栅电极(mg)所取代。在一些实施例中，虚设栅极堆叠710形成在基板210上方并且至少部分地设置在鳍状结构410'上方。虚设栅极堆叠710下方的鳍状结构410'的部分可以被称为通道区。虚设栅极堆叠710还可以限定鳍状结构410'的源极/漏极区域，例如，邻近通道区域并在通道区域的相对侧上的鳍状结构410'的区域。
在一些实施例中，虚设栅极堆叠710包括虚设介电层620，一电极层714和一硬光罩716，其中硬光罩716可包括多个层718和719(例如，一氧化物层718和一氮化物层719)。在一些实施例中，虚设介电层620不包括在虚设栅极堆叠710中，例如，在沉积虚设栅极堆叠710之前被去除。在一些实施例中，额外的虚设栅极介电层包括在栅极中在一些实施例中，通过诸如层沉积，图案化，蚀刻以及其它合适的处理步骤的各种制程步骤形成虚设栅极堆叠710。示例性层沉积制程包括cvd(包括低压cvd和等离子增强cvd)、pvd、ald、热氧化、电子束蒸发或其它合适的沉积技术或其组合。在例如形成栅极堆叠中，图案化制程包括光刻制程(例如，光刻或电子束光刻)，其可以进一步包括光阻涂层(例如旋涂)、软烘烤、掩模对准(maskaligning)、曝光、曝光烘烤、光阻显影、漂洗、干燥(例如，旋转干燥和/或硬烘焙)，其它合适的光刻技术和/或其组合。在一些实施例中，蚀刻制程可包括干蚀刻(例如，rie蚀刻)、湿蚀刻和/或其它蚀刻方法。
如上所述，虚设栅极堆叠710可以包括附加的栅极介电层。例如，虚设栅极堆叠710可以包括氧化硅。或者或另外，虚设栅极堆叠710的栅极介电层可以包括氮化硅、高k介电材料或其他合适的材料。在一些实施例中，电极层714可以包括多晶硅(polycrystallinesilicon或polysilicon)。在一些实施例中，硬光罩716包括氧化物层718，例如可包括sio2的衬垫氧化物层。在一些实施例中，硬光罩716包括氮化物层719，例如可包括si3n4、氮氧化硅和/或碳化硅的衬垫氮化物层。
再次参考图9，在一些实施例中，在形成虚设栅极710之后，在未被虚设栅极710覆盖的包括鳍状结构410'的基板暴露区域去除虚设介电层620。蚀刻制程可以包括湿蚀刻、干蚀刻，和/或其组合。在本实施例中，选择蚀刻制程以选择性地蚀刻虚设介电层620，而不实质上蚀刻鳍状结构410'、硬光罩716和虚设栅极堆叠710。
参考图1和图10，方法100步骤118透过从鳍状结构410'的源极/漏极区域(例如，邻近栅极堆叠下面的通道区域的鳍状结构)移除第一磊晶层314(在第一、第二和第三区域202、204和206)。图10绘示以间隙810代替磊晶层314(图9)。间隙810可以用周围环境(例如，空气、n2)填充。在一个实施例中，透过选择性湿蚀刻制程去除第一磊晶层314。在一些实施例中，选择性湿蚀刻包括apm蚀刻(例如，氢氧化铵-过氧化氢-水混合物)。在一些实施例中，选择性去除包括sige氧化，随后去除sigeox。例如，氧化可以透过o3提供清洁，然后透过诸如nh4oh的蚀刻剂除去sigeox。在一个实施例中，第一磊晶层314是sige，第二磊晶层316是允许选择性去除第一磊晶层314的硅。
参考图1、图11a和图11b，方法100步骤120是透过在基板210上方(包括在第一、第二和第三区域202、204和206上方)形成间隔层820。间隔层820可以是形成在基板210上的均匀覆盖介电质层。间隔层820可以在虚设栅极堆叠710的侧壁上形成间隔元件。间隔层820还可以填充在步骤118移除磊晶层所形成的间隙810。参考图11a，间隔层820设置在基板210上方，包括填充鳍状结构410'的源极/漏极区域中的第二磊晶层316之间的间隙(图10的间隙810)。图11b绘示对应于图11b沿着线a-a的局部横截面。
间隔层820可以包括诸如氧化硅、氮化硅、碳化硅、氮氧化硅、sicn膜、碳氧化硅、siocn膜和/或其组合的介电质材料。在一些实施例中，间隔层820包括多个层，例如主间隔壁、衬垫层等。作为示例，间隔层820可以通过使用诸如cvd制程、次常压cvd(sacvd)制程、可流动cvd制程、ald制程、pvd制程等的制程或其他合适的制程以在虚设栅极堆叠710上沉积介电质材料。在某些实施例中，沉积之后可以回蚀(例如，向异性地)介电质材料。
参考图1和图12，方法100步骤122透过回蚀第一区域202中的间隔层820，同时使在第二区域204和第三区域206中的间隔层820保持完整。在一些实施例中，在回蚀刻第一区域202中的间隔层820之前，形成第一图案化硬光罩830以覆盖第二区域204和第三区域206。在一些实施例中，第一图案化硬光罩830可以包括由光蚀刻制程而形成的图案化光阻层。或者，可以透过沉积硬光罩层，以形成图案化光阻层于硬光罩层之上。借着光蚀刻制程和通过图案化的光阻层蚀刻hm材料层，以形成第一图案化硬光罩830。
在本实施例中，间隔层820被回蚀刻以暴露与栅极结构710相邻且未被栅极结构710覆盖的鳍状结构410'的部分(例如，源极/漏极区域)。间隔层820可以保留在形成间隔元件的虚设栅极结构710的侧壁上。在一些实施例中，间隔层820的回蚀可以包括湿蚀刻制程、干蚀刻制程、多步蚀刻制程和/或其组合。当从暴露的磊晶堆叠310的顶表面和侧表面移除间隔层820时，如图12所示，间隔层820保留在源极/漏极区域中置于磊晶堆叠310的第二磊晶层316之间。
在本实施例中，控制第一区域202中的间隔层820的回蚀(例如蚀刻时间)以暴露磊晶堆叠310的源极/漏极区中的第一指定部分840(上部)并且用间隔层820覆盖磊晶堆叠310的下部。值得注意的是，图12中绘示出了第一指定部分840中的三(3)个第二磊晶层316，这仅仅是为了说明的目的，而不是限制性的。可以理解，任何数量的第二磊晶层316可以暴露在第一指定部分840中，层的数量取决于装置200的源极/漏极区的期望数量。
在回蚀第一区域202中的间隔物层820之后，透过蚀刻制程移除第一图案化硬光罩830。在其中一个实例中，第一图案化硬光罩830是光阻图案，透过湿式剥离和/或等离子灰化(plasmaashing)去除第一图案化硬光罩830。
如图1和图13a所示，方法100步骤124透过回蚀第二区域204和第三区域206中的间隔层820，同时用第二图案化硬光罩850覆盖第一区域202。第二图案化硬光罩850的形成在许多方面与图12讨论的第一图案化硬光罩830类似，包括所形成的材料。回蚀刻制程在许多方面与上述图12讨论的回蚀制程类似。在本实施例中，控制第二区域204和第三区域206中的间隔层820的回蚀，以暴露磊晶堆叠310在源极/漏极区域中的第二指定部分860。第二指定部分860具有与第一指定部分840不同数目的纳米线316。在一个实施例中，第二指定部分860包括五个纳米线316(五个第二磊晶层316)。
在回蚀第二区域204中的间隔层820之后，透过蚀刻制程移除第二图案化硬光罩850，如图13b所示。在第二图案化硬光罩850是光阻图案的一个实例中，其是透过湿式剥离和/或等离子灰化去除第二图案化硬光罩850。
参考图1和图14，方法100步骤126是透过在第一区域202中形成第一源极/漏极结构870以及在第二区域204和第三区域206中形成第二源极/漏极结构875。第一源极/漏极结构870和第二源极/漏极结构875可以透过执行磊晶生长制程来形成，其是指提供磊晶材料以包覆磊晶堆叠310的第一指定部分840和第二指定部分860。在一些实施例中，透过在第一指定部分840和第二指定部分860中，分别在第二磊晶层316上磊晶生长半导体材料880，以形成第一源极/漏极结构870和第二源极/漏极结构875。换句话说，磊晶生长的半导体材料880围绕纳米线316形成，这可以被称为在纳米线周围形成“覆层”。
在各种实施例中，磊晶生长的半导体材料880可以包括ge、si、gaas、algaas、sige、gaasp、sip或其它合适的材料。在一些实施例中，磊晶生长的半导体材料880可以在磊晶制程期间原位掺杂。例如，在一些实施例中，磊晶生长的半导体材料880可以掺杂有硼。在一些实施例中，磊晶生长的半导体材料880可以用碳掺杂以形成si:c源极/漏极结构，磷以形成si:p源极/漏极结构或者同时掺杂碳和磷以形成sicp源极/漏极结构。在一个实施例中，第二磊晶层316是硅，磊晶生长的半导体材料880也是硅。在一些实施例中，第二磊晶层316和磊晶生长的半导体材料880可以包括类似的材料，但是被不同地掺杂。在其他实施例中，第二磊晶层316包括第一半导体材料，磊晶生长的半导体材料880包括不同于第一半导体材料的第二半导体。
在一些实施例中，磊晶生长的半导体材料880不是原位掺杂的，反之执行注入制程以掺杂磊晶生长的半导体材料880。如上所述，留下的隔离区510存在于栅极堆叠710下方以阻挡所植入掺杂剂的潜在不想要的扩散。
因此，与虚设栅极堆叠710相关联的第一源极/漏极结构870和第二源极/漏极结构875包括第二磊晶材料316和/或磊晶生长材料880。间隔层820的介电质材料插入第二磊晶层316中。每一磊晶材料316(例如，纳米线)延伸到通道区中，从而形成多通道、多源极/漏极结构装置。在一个实施例中，在第一区域202中，形成在三个纳米线上的第一源极/漏极结构870延伸到通道区中，而在第二区域204和第三区域206中，形成在五个纳米线上的第二源极/漏极结构875延伸到通道区。
参考图1和图15，方法100步骤128是透过在包括第一区域202、第二区域204和第三区域206的基板210上形成层间介电质(inter-layerdielectric,ild)层910。在某些实施例中，在形成层间介电质层910后，去除虚设栅极堆叠710(如下所述)。在一些实施例中，层间介电质层910包括诸如原硅酸四乙酯(teos)氧化物、非掺杂硅酸盐玻璃或掺杂氧化硅如硼磷硅玻璃(bpsg)、熔融石英玻璃(fsg)、磷硅玻璃(psg)、硼掺杂硅玻璃(bsg)和/或其它合适的介电质材料。层间介电质层910可以透过pecvd制程或其他合适的沉积技术来沉积。在一些实施例中，在形成层间介电质层910之后，半导体装置200可以经受高热预算制程(highthermalbudgetprocess)以退火层间介电质层。如上所述，在这样的高热预算制程期间，隔离区域510可以阻挡抗接面穿极掺杂剂从基板区域内进入装置通道区域的一些潜在扩散。
在一些实例中，在沉积层间介电质层910之后，可执行平坦化制程以暴露虚设栅极堆叠710的顶表面。例如，平坦化制程包括化学机械平坦化(cmp)制程，其移除覆盖虚设栅极堆叠710的层间介电质层910，并且平坦化半导体装置200的顶表面。此外，cmp制程可以去除覆盖在虚设栅极堆叠710上的硬光罩716，以暴露电极层714，例如多晶硅电极层。此后，在一些实施例中，从基板210移除剩余的先前形成的虚设栅极堆叠710。在一些实施例中，可移除电极层714，而不移除虚设介电层620。从虚设栅极堆叠710去除电极层714导致如图15所示的栅极沟槽920。
之后可以在栅极沟槽920中形成最终栅极结构(例如，包括高k介电层和金属栅极电极)，如下所述。可使用选择性蚀刻制程(例如选择性湿蚀刻，选择性干蚀刻或其组合)来执行虚拟栅极堆叠结构的移除。
如图16a和图16b所示，方法100步骤130是透过去除基板210上的第三区域206中的栅极沟槽920中的虚设介电层620和第一磊晶层314，其中输入/输出(i/o)结构在稍后形成。在去除第三区域206中的虚设介电层620和第一磊晶层314之前，形成第三图案化硬光罩940以覆盖第一区域202和第二区域204。形成第三图案化硬光罩940在许多方面类似上面图12讨论的第一图案化硬光罩830的行程方式，包括其中所讨论的材料。
虚设介电质层620的去除与上文图9讨论的蚀刻制程在许多方面是类似的。去除第一磊晶层314与上文图10讨论的蚀刻制程在许多方面是类似的。图16b绘示出代替第一磊晶层314的间隙810。间隙810可以用周围环境(例如，空气、n2)填充。
然后通过蚀刻制程去除第三图案化硬光罩940。在第三图案化硬光罩940是光阻图案的一个实例中，是过湿式剥离和/或等离子灰化去除第三图案化硬光罩940。
如图1、图17a和图17b所示，方法100步骤132是透过在第三区域206中的栅极沟槽920中的第二磊晶层316上形成输入/输出(i/o)介电质层950。i/o介电质层950包括氧化硅、硅氮化物、碳化硅、氮氧化硅和/或其组合。i/o介电质层950还可以填充由去除在上面的步骤130中描述的第一磊晶层314提供的间隙810。在一些实施例中，i/o介电质层950包括多个层。作为示例，i/o介电层950可以透过在虚设栅极堆叠710上沉积介电材料来形成，使用的制程方式诸如cvd制程、次常压cvd(sacvd)制程、可流动cvd制程、ald制程、pvd制程或其它合适的制程。
参考图1、图18a和图18b，方法100步骤134是透过去除第一和第二区域202和204中的栅极沟槽920中的虚设介电质层620和第一磊晶层314，以形成最终栅极结构的通道区。在该移除制程期间，第三区域206被第四图案化硬光罩960覆盖。第四图案化硬光罩960的形成在许多方面类似于上述图12讨论的第一图案化硬光罩330的形成，也包括其中讨论的材料。去除虚设介电质层620与上文图9讨论的蚀刻制程有许多方面类似。去除第一磊晶层314在与上文图10讨论的蚀刻制程类似。图18a绘示出了代替第一磊晶层314的间隙810。
在移除第一区域202和第二区域204中的虚设介电层620和第一磊晶层314之后，透过蚀刻制程移除第四图案化硬光罩960。在第四图案化硬光罩960是光阻图案的一个实例中，透过湿式剥离和/或等离子灰化来移除第四图案化硬光罩960。
结果，在第一和第二区域202和204中的栅极沟槽920中暴露第二磊晶层316(纳米线)。值得注意的是，在步骤134的中间处理阶段期间，间隙810是存在通道区中相邻纳米线之间(例如，磊晶层316之间的间隙810)。间隙810可以用周围环境条件(例如，空气、氮气等)填充。
还应注意，如附图中所示，第二磊晶层316(例如，纳米线)具有大致圆形的形状(例如，圆柱形)。第二磊晶层316(例如，纳米线)在源极漏极区域中具有基本上条形的形状。在一些实施例中，第二磊晶层316的形状差异是由于在制程中，每个区域的数量和性质的不同所造成的。例如，在通道区中，虚设氧化物去除和/或高k介电质沉积制程可以提供圆形形状。在一些实施例中，在每个区域中的形状基本相似。
如图1、图19a、图19b和图19c所示，方法100步骤136是透过在装置200的栅极沟槽920内形成最终栅极堆叠1010。最终栅极结构可以是多栅极晶体管的栅极。最终栅极结构可以是高介电常数/金属栅极堆叠，然而其他组成亦是可能的。在一些实施例中，最终栅极结构是通过栅极区域提供的多个纳米线(现在其之间具有间隙810)形成与栅极相关联的多通道。在本实施例中，在装置200的栅极沟槽920内形成高介电常数/金属栅极(hk/mg)堆叠1010。在各种实施例中，高介电常数/金属栅极堆叠1010包括界面层，高k栅极在界面层上形成的介电质层1014和/或在高k栅极介电质层1014上形成的金属层1016。如本文所使用和描述的高k栅极介电质包括具有高介电常数的介电质材料，大于热氧化硅
在一些实施例中，高介电常数/金属栅极堆叠1010的界面层可以包括诸如氧化硅(sio2)、hfsio或氮氧化硅(sion)的介电质材料。界面层可以通过化学氧化、热氧化、ald、cvd和/或其他合适的方法形成。高介电常数/金属栅极堆叠1010的栅极介电层1014可以包括高k介电层，例如氧化铪(hfo2)，或者，高介电常数/金属栅极堆叠1010的栅极介电层1014可包括其他高k介电质，诸如tio2、hfzro、ta2o3、hfsio4、zro2、zrsio2、lao、alo、zro、tio、ta2o5、y2o3、srtio3(sto)、batio3(bto)、bazro、hfzro、hflao、hfsio、lasio、alsio、hftao、hftio、(ba，sr)tio3(bst)、al2o3、si3n4、氧氮化物(sion)其它合适的材料或其组合。高k栅极介电层1014可以通过ald、pvd、cvd、氧化和/或其他合适的方法形成。
高介电常数/金属栅极堆叠1010的金属层1016可以包括单层或可选性的多层结构，例如具有选定功函数以增强装置性能的金属层的各种组合(功函数金属层)、衬垫层、润湿层、粘附层、金属合金或金属硅化物。例如，金属层1016可以包括ti、ag、al、tialn、tac、tacn、tasin、mn、zr、tin、tan、ru、mo、al、wn、cu、w、re、ir、co、ni、其它合适的金属材料或其组合。在不同实施例中，金属层1016可以通过ald、pvd、cvd、电子束蒸发或其他合适的制程形成。此外，对于可以使用不同金属层的n-fet和p-fet晶体管，金属层1016可以单独形成。在不同实施例中，可以执行cmp制程以从金属层1016去除过量的金属，从而提供金属层1016的基本平坦的顶表面。
另外，金属层可以提供n型或p型功函数，可以用作晶体管(例如，finfet)栅电极，并且在至少一些实施例中，金属层1016可以包括多晶硅层。
装置200可以作为环绕式栅极(gate-all-around,gaa)装置执行，高介电常数/金属栅极堆叠1010形成在纳米线(第二磊晶层316)的多个侧面上。多栅极装置200在图19a和图20a中的相应横截面图(沿线a-a的横截面)、图20b(沿着通过栅极结构1010的线b-b的横截面)、图20c(沿着通过第一源极/漏极结构870的线bb-bb的横截面)。多栅极装置200也在图19b中以等轴视图示出，相对应于图20a(沿着线aa的横截面)、图20d(沿着通过栅极结构1010的线bb的横截面)、图20e(通过源极/漏极沿着线bb-bb到横截面)。多栅极装置200也在图19c中以等轴视图示出且其对应图20f(沿着线a-a的横截面)、图20g(沿着通过栅极结构1010的线b-b的横截面)、图19c和相应的横截面图、图20h(沿着通过源极/漏极的线bb-bb的截面)。为了便于参考，在图20a-20h去除层间介电层910。
在第一区域202中，如图20a和图20b所示，栅极介电层1014设置在第二磊晶层316(例如，纳米线)下方。然而，在其他实施例中，高介电常数/金属栅极堆叠1010的其他部分(例如，栅极电极1016)也可以设置在第二磊晶层316之下。在一些实施例中，装置200可以是一finfet装置其具有一栅极形成在通道区域的至少两侧(例如，顶部和两个侧壁)。在图20c中的装置200示出具有设置在第二磊晶层316(例如，纳米线)的多个表面上的磊晶生长的包覆层880的第一源极/漏极结构870，而介电层820设置在第二磊晶层316之间。第一源极/漏极结构870形成在磊晶堆叠310的第一指定部分840(上部)上方，并且磊晶堆叠310的下部分被间隔层820覆盖。第一源极/漏极结构870形成在有多个纳米线的磊晶堆叠310的第一指定部分840，并且每个纳米线(第二磊晶材料316)延伸到通道区中，由此形成多通道、多源极和漏极区域结构。在实施例中，在第一区域202中形成五通道，三个源极/漏极区域结构。
在第二区域204中，如图20a和图20d所示，栅极介电层1014设置在第二磊晶层316(例如，纳米线)下面。然而，在其他实施例中，高介电常数/金属栅极堆叠1010的其他部分(例如，栅电极1016)也可以设置在第二磊晶层316之下。在一些实施例中，装置200可以是具有形成在通道区域的至少两侧(例如，顶部和两个侧壁)和/或具有本领域已知的其它构造。图20e中的装置200绘示出了具有设置在第二磊晶层316(例如，纳米线)的多个表面上的磊晶生长覆层880的第二源极/漏极结构875，而介电层820设置在磊晶层316之间。第二源极/漏极结构875形成在具有多个纳米线的磊晶堆叠310的第二指定部分860(上部)上方，并且每一个纳米线(第二磊晶材料316)延伸到通道区中，从而形成多通道多区域结构。在本实施例中，第二指定部分的纳米线的安装不同于第一区域202中的第一指定部分的纳米线的安装。在一个实施例中，形成五个通道，五个源极/漏极区域结构。
在第三区域206中，如图20f和图20g所示，i/o介电层950包裹在第二磊晶层316(例如，纳米线)周围，并且栅极介电层1014设置在i/o介电层950下面。图20h的装置200绘示出具有设置在第二磊晶层316(例如，纳米线)的多个表面上的磊晶生长的包覆层880的第二源极/漏极结构875，而介电质820设置在第二磊晶层316之间。第二源极/漏极结构875形成在磊晶堆叠310的第二指定部分860上。在本实施例中，第二源极/漏极结构875形成在连接到高介电常数/金属栅极堆叠1010的五条纳米线上。
可以在方法100之前，期间和之后实施额外的制程步骤，并且根据方法100的各种实施例可以替换或消除上述一些制程步骤。
如图21所示是包括半导体装置200的制造方法2000。步骤2002至2020分别类似于上面方法100步骤102至120中讨论的那些。因此，上面关于步骤102到120的讨论分别适用于步骤2002到2020。本揭露在各种实施例中重复附图标记和/或字母。这种重复是为了简化和清楚的目的，使得重复的附图标记和/或字母在各种实施例中指示相似的特征，除非另有说明。
参考图21和图22，方法2000透过回蚀第一区域202、第二区域204和第三区域206中的间隔层820进入步骤2022。在许多方面，蚀刻间隔层820的方法是类似方法100步骤122和/或图12的示例中的蚀刻制程。在本实施例中，间隔层820的回蚀被控制为暴露磊晶堆叠310的第一指定部分在与虚设栅极堆叠710相邻并与之相关联的源极/漏极结构区域中。在一个实施例中，第一指定部分包括三个磊晶层316，称为第一源极/漏极鳍状结构840。
参考图1和图23，方法2000步骤2024是透过进一步回蚀第二区域204和第三区域206中的间隔层820，同时用第一图案化硬光罩层2830覆盖第一区域202。形成第一图案化硬光罩层2830在许多方面与上述方法100步骤122和/或图12的实例讨论的第一图案化硬光罩层830类似，且包括其中讨论的材料。回蚀制程在许多方面类似于上述方法100的步骤122和/或图12的实例所讨论的回蚀制程。在本实施例中，控制第二区域204中的间隔层820的回蚀以暴露源极/漏极结构区域中的磊晶堆叠310的第二指定部分。第二区域204和第三区域206中的第二指定部分具有与第一区域202中的第一指定部分不同数目的纳米线。在一个实施例中，第二指定部分包括五个纳米线(五个磊晶层316)，称为第二源极/漏极结构鳍状结构860。
再进一步回蚀第二区域204和第三区域206中的间隔层820之后，透过蚀刻制程移除第一图案化硬光罩层2830。在第一图案化硬光罩层2830是光阻图案的一个实例中，通过湿式剥离和/或等离子灰化去除第一图案化硬光罩层2830。
其余的步骤，包括方法2000、2026至2036分别与方法100的步骤126至136相同，包括图14到图20h的任何描述。
半导体装置200可以进行进一步的cmos或mos技术处理以形成本领域已知的各种特征和区域。例如，在基板210上的各种接触/通孔和多层互连特征(例如，层间介电质)，被配置为连接半导体装置200的各种特征或结构。
基于上述，可以看出，本揭露提供了形成多通道，多源极/漏极结构区域的方法。该方法采用形成/蚀刻间隔层以形成具有从装置的一个区域到另一个区域的各种源极/漏极结构区域，以满足装置性能需要，例如操纵通道电流。该方法还提供形成输入/输出结构以及形成栅极堆叠和源极/漏极结构的可行制程。
本揭露提供了制造半导体装置的许多不同实施例，其提供了对现有方法的一个或多个改进。在一个实施例中，一种用于制造半导体装置的方法包括形成从基板延伸的第一鳍状结构。第一鳍状结构具有源极/漏极区和通道区，并且第一鳍状结构由磊晶层的第一堆叠形成，磊晶层包括具有由具有第二组成的第二磊晶层插入的第一组成的第一磊晶层。该方法还包括从第一鳍状结构的源极/漏极区域去除第二磊晶层以形成第一间隙，用介电层覆盖第一磊晶层的一部分，并且用介电材料填充第一间隙并且生长另一磊晶材料在每个所述第一磊晶层的至少两个表面上，以形成第一源极/漏极结构，同时所述介电材料填充所述第一间隙。
在另一实施例中，一种方法包括形成从基板延伸的第一鳍状结构。第一鳍状结构具有第一源极和漏极结构以及第一通道区，并且第一鳍状结构包括第一磊晶层堆叠，其包括具有由具有第二组成的第二磊晶层插入的第一组成的第一磊晶层。该方法还包括形成从基板延伸的第二鳍状结构，第二鳍状结构具有第二源极/漏极结构和第二通道区。第二鳍包括第二磊晶层堆叠，其包括具有由具有第二组成的第二磊晶层插入的第一组成的第一磊晶层。该方法还包括从第一源极/漏极区域移除第二磊晶层以形成第一间隙并且从第二源极/漏极区域移除第二磊晶层以形成第二间隙，用介电层覆盖第一堆叠的下部分并填充第一间隙在具有所述介电质材料的所述第一堆叠的上部中，用所述介电质层覆盖所述第二堆叠的下部，并且用所述介电质材料填充所述第二堆叠的上部中的所述第二间隙。第二堆叠的上部分包括与第一堆叠的上部分不同数量的第一磊晶层。该方法还包括在每个第一磊晶层的至少两个表面上分别生长另一磊晶材料，以在介电质材料填充第一间隙和第二间隙时分别形成第一源极/漏极结构和第二源极/漏极结构。
在又一实施例中，一种装置包括从基板延伸的第一鳍状结构，在第一鳍状结构的第一通道区域上延伸的第一栅极结构。第一鳍状结构的通道区包括多个通道半导体层，每个通道半导体层被第一栅极结构的一部分围绕。该装置还包括与第一栅极结构相邻的第一鳍状元件的第一源极/漏极区。第一源极/漏极区域包括第一多个第一半导体层，在第一半导体层上的介电层和覆盖第一半导体层并与介电层的侧壁相连的第二半导体层。该装置还包括从基板延伸的第二鳍状结构，在第二鳍状结构的第二通道区域上延伸的第二栅极结构。第二鳍状结构的通道区域包括多个通道半导体层，每个通道半导体层由第二栅极结构的一部分和与第二栅极结构相邻的第二鳍状结构的第二源极/漏极区域围绕。第二源极/漏极区域包括第二多个第一半导体层。第二多个第一半导体层具有与第一多个第一半导体层不同的第一半导体层的量。第二源极/漏极区域还包括在第一半导体层上的介电层和覆盖第一半导体层并与介电层的侧壁相连的第二半导体层。
前述概述了几个实施例的特征，使得本领域技术人员可以更好地理解本揭露的方面。本领域技术人员应当理解，他们可以容易地使用本揭露作为设计或修改其他制程和结构，以用于实现本文所介绍的实施例的相同目的和/或实现与本揭露相同的优点。本领域技术人员还应当认识到，这样的等同结构不脱离本揭露的精神和范围，并且在不脱离本揭露的精神和范围的情况下，它们可以进行各种改变，替换和更改。
本揭露的一态样是提供一种多栅极装置的制造方法，包含：形成第一鳍状结构于基板之上，第一鳍状结构有源极/漏极区域和通道区域，其中第一鳍状结构是由有多个磊晶层的第一堆叠所形成，第一堆叠包含由有一第一部分的多个第一磊晶层插入于有一第二部分的多个第二磊晶层；移除位于该第一鳍状结构的该源极/漏极区域的所述多个第二磊晶层以形成多个第一缺口；覆盖一介电层于所述多个第一磊晶层的一部分，并且填入该介电层于所述多个第一缺口；成长另一磊晶材料于每个所述第一磊晶层的至少两表面以形成一第一源极/漏极结构且该介电材料填入所述多个第一缺口。
本揭露的制造方法，还包含：形成第三磊晶层于第一磊晶层之下；氧化该第三磊晶层以形成氧化的第三磊晶层，其中氧化的第三磊晶层位于栅极之下且位于通道区域及源极/漏极区域之上。
本揭露的制造方法，还包含：移除位于第一鳍状结构的通道区域的第一堆叠的第二磊晶层以形成另一缺口；以及形成栅极结构于第一磊晶层的通道区域之上，其中栅极结构是位于第一磊晶层的上部、底部以及相对的侧面。
本揭露的制造方法，其中覆盖介电层于第一磊晶层的部分并且填入介电层于第一缺口是包含：形成介电层于第一堆叠之上；以及移除位于第一堆叠的一顶表面及多个侧表面的介电层。
本揭露的制造方法，还包含：形成第二鳍状结构于基板之上，第二鳍状结构有源极/漏极区域和通道区域，其中第二鳍状结构是由有多个磊晶层的第二堆叠所形成，其包含由有第一部分的第一磊晶层插入于有第二部分的第二磊晶层；移除位于第二鳍状结构的源极/漏极区域的第二磊晶层以形成多个第二缺口；覆盖介电层于第二堆叠的一下部分，并且填入介电层于第二堆叠的一上部分的第二缺口，第二堆叠的该上部分与第一堆叠的上部分有不同数量的第一磊晶层；以及成长另一磊晶材料于每个第一磊晶层的至少两表面以形成第二源极/漏极结构且介电材料填入第二缺口。
本揭露的制造方法，其中覆盖介电层于第二堆叠的下部分并且填入介电层于第二堆叠的上部分的第二缺口包含：形成介电层于第二堆叠之上，其是形成于以介电层覆盖第一磊晶层的部分并且填入介电层于第一开口时；以及移除第二堆叠的上部分的一顶表面及多个侧表面的介电层，其是移除于移除位于第一堆叠的上部分的顶表面及侧表面的介电层时。
本揭露的制造方法，其中覆盖介电层于第二堆叠的下部分，并且填入介电层于第二堆叠的上部分的第二缺口，还包含，在以另一硬光罩覆盖第一堆叠时，移除位于第二堆叠的上部分的一顶表面及多个侧表面的介电层。
本揭露的制造方法，其中第一部分包括硅，且第二部分包括硅锗。
本揭露的另一态样是提供一种多栅极装置的制造方法，包含：形成第一鳍状结构于基板之上，第一鳍状结构有第一源极/漏极区域和第一通道区域，其中第一鳍状结构包含多个磊晶层形成的第一堆叠，其包含由有第一部分的多个第一磊晶层插入有一第二部分的多个第二磊晶层；形成第二鳍状结构于基板之上，第二鳍状结构有第二源极/漏极区域和第二通道区域，其中第二鳍状结构包含多个磊晶层形成的第二堆叠，其包含由有第一部分的第一磊晶层插入有第二部分的第二磊晶层；移除第二磊晶层于第一源极/漏极区域，以形成多个第一缺口，且移除第二磊晶层于第二源极/漏极区域，以形成多个第二缺口；填入介电层以覆盖第一堆叠的下部分，并且填入介电层于第一堆叠的上部分的些第一缺口；填入介电层以覆盖第二堆叠的下部分，并且填入介电层于第二堆叠的一上部分的第二缺口，其中第二堆叠的上部分与第一堆叠的上部分有不同数量的第一磊晶层；以及成长另一磊晶材料于每个第一磊晶层的至少两表面以分别形成第一源极/漏极结构和第二源极/漏极结构，其中介电材料填入第一缺口和第二缺口。
本揭露的制造方法，还包含：形成第三磊晶层于第一鳍状结构的第一磊晶层之下；以及氧化第三磊晶层以形成氧化的第三磊晶层。
本揭露的制造方法，还包含：移除位于该第一堆叠的该第一通道区域与位于该第二堆叠的该第二通道区域的该第二磊晶层以形成多个另一缺口；以及形成多个栅极结构于所述多个另一缺口的该第一磊晶层之上，其中该栅极结构是位于该第一及该第二通道区域的该第一磊晶层的上部、底部以及相对的侧面。
本揭露的制造方法，其中填入介电层以覆盖第一堆叠的下部分且填入介电层于第一堆叠的上部分的缺口包含：形成介电层于第一堆叠之上；以及移除位于第一堆叠的上部分的顶表面及多个侧表面的的介电层。
本揭露的制造方法，其中填入介电层以覆盖第二堆叠的下部分且填入介电层于第二堆叠的上部分的第二缺口包含：形成介电层于第二堆叠之上，其是形成于以介电层覆盖第一堆叠时；移除位于第二堆叠的上部分的一顶表面及多个侧表面的介电层，其是执行于移除位于第一堆叠的上部分的顶表面及侧表面的介电层时；以及进一步回蚀刻位于第二堆叠的上部分的侧壁的介电层，其是执行于覆盖一硬光罩层于第一堆叠时。
本揭露的制造方法，其中填入介电层以覆盖第二堆叠的下部分且填入介电层于第二堆叠的上部分的第二缺口包含：形成介电层于第二堆叠之上，其是形成于以介电层覆盖第一堆叠时；覆盖硬光罩层于第二堆叠之上，其是执行于移除第一堆叠的上部分的顶表面及侧表面的介电层时；以及移除该第二堆叠的上部分的顶表面及多个侧表面的介电层，其是执行于覆盖另一硬光罩于第一堆叠时。
本揭露的制造方法，其中第一部分包括硅，且第二部分包括硅锗。
本揭露的制造方法，还包含：形成第三鳍状结构于基板之上，第三鳍状结构有第三源极/漏极区域和第三通道区域，其中第三鳍状结构包含由多个磊晶层形成的第三堆叠，其包含由有第一部分的第一磊晶层插入有第二部分的第二磊晶层；移除位于第三堆叠的第三通道区域的第二磊晶层以形成多个另一缺口；形成输出/输入介电层于另一缺口的第一磊晶层上，其中输出/输入介电层是位于第三通道区的第一磊晶层的上部、底部以及相对的侧面；以及形成多个栅极结构于输出/输入介电层之上。
本揭露的制造方法，还包含：移除位于第三源极/漏极区域的第二磊晶层以形成多个第三缺口；以及成长另一磊晶材料于第三源极/漏极区域的每个第一磊晶层的至少两表面上，以形成第三源极/漏极结构。
本揭露的另一态样是提供一种多栅极装置，包含：第一鳍状元件于基板上；第一栅极结构于第一鳍状元件的第一通道区域之上，其中第一鳍状元件的通道区域包含多个通道半导体层，其中每一通道半导体层皆被一部分的第一栅极结构所围绕；第一源极/漏极区域于相邻于第一栅极结构的第一鳍状元件上，其中第一源极/漏极区域包含：多个第一的第一半导体层；介电层于该第一半导体层上；以及第二半导体层覆盖第一半导体层且相连于介电层的侧面；第二鳍状元件于基板之上；第二栅极结构于第二鳍状元件的第二通道区域之上，其中第二鳍状元件的通道区域包含多个通道半导体层，其中每一通道半导体层皆被一部分的第二栅极结构所围绕；第二源极/漏极区域于相邻于第二栅极结构的该第二鳍状元件上，其中第二源极/漏极区域包含：多个第二的第一半导体层，其中第二的第一半导体层与第一的第一半导体层有不同数量的第一半导体层；介电层于第一半导体层上；以及第二半导体层覆盖第一半导体层且相连于介电层的侧面。
本揭露的装置，其中第一半导体层包含硅，介电层包含氧化硅锗，第二半导体层包含硅。
本揭露的装置，还包含：第三鳍状元件于基板之上；第三通道区域位于第一鳍状元件上，其中第三通道区域包含：多个通道半导体层，其中通道半导体层皆被输入/输出介电层所包围；以及第三栅极结构于输入/输出介电层之上；第三源极/漏极区域于相邻于第三通道区域的第三鳍状元件上，其中第三源极/漏极区域包含：多个第三的第一半导体层；介电层于第一半导体层上；以及第二半导体层覆盖第一半导体层且相连于介电层的侧面。
前述概要以诸多实施方式为特征，使所属领域中熟悉此技艺者能更了解本揭露的面向。所属领域中熟悉此技艺者应了解到其能顺利实施本揭露的实施例以作为设计或改良其他程序或结构的基础而实现相同目的及/或达到实施方式所介绍的相同功效。所属领域中熟悉此技艺者应意识到若有等同的架构，其不应脱离本揭露的精神和范围，且当可在不脱离本揭露的精神和范围内进行多种的改变、取代、更动与润饰。
- 还没有人留言评论。精彩留言会获得点赞！