集成电路封装体的制作方法

本实用新型涉及半导体技术领域，特别涉及半导体技术领域中的集成电路封装体。

背景技术：

集成电路封装体的可靠性会因电磁干扰(electromagnetic interference，EMI)而受到不利的影响，这就需要在集成电路封装体的表面设置屏蔽金属层以屏蔽电磁干扰。而屏蔽金属层需要接地才能发挥屏蔽电磁干扰的作用。因此，一般需要先将包含若干集成电路封装体的封装体阵列分割成多个分离的集成电路封装体，且切割道落在接地引脚上，以便分割后的集成电路封装体的接地引脚裸露于边缘；然后将各集成电路封装体粘贴在胶带上，使胶带遮蔽集成电路封装体引脚面；最后设置屏蔽金属层，使屏蔽金属层与集成电路封装体上裸露于边缘的接地引脚连接。

然而上述屏蔽金属层的制作方法具有以下缺陷：首先，切割后的接地引脚容易产生毛刺现象，降低了集成电路封装体的品质、可靠性及合格率。其次，虽然使用胶带将集成电路封装体的信号引脚遮蔽以避免屏蔽金属层与信号引脚连接后发生短路，但胶带与集成电路封装体无法百分百贴合。因此仍存在屏蔽金属渗入胶带与集成电路封装体之间(即溢镀)而与信号引脚连接的风险，同样降低了集成电路封装体的可靠性及合格率。再者，由于该方法需要将多个分离的集成电路封装体逐一粘贴在胶带上，并待屏蔽金属层制作完成后再逐一取下，费时费力，降低了生产效率。此外，切割接地引脚对切割刀片的损耗大，缩短了刀片的使用寿命短，增加了生产成本。而且，胶带属于一次性耗材，无法循环使用，这同样增加了生产成本。

因此，现有的具有电磁干扰屏蔽功能的集成电路封装体亟需改进。

技术实现要素：

本实用新型的目的之一在于提供一集成电路封装体，其具有屏蔽金属层而可有效避免接地引脚的毛刺现象及封装基板设置外接引脚的面因溢镀造成的风险。

本实用新型的一实施例提供一集成电路封装体，该集成电路封装体包括芯片、封装基板、绝缘壳体，以及屏蔽金属层。其中，该封装基板经配置以承载该芯片，该封装基板设有信号引脚与接地引脚，其中该信号引脚经配置以与该芯片电连接，该接地引脚经配置以接地；该绝缘壳体经配置以遮蔽该芯片及该封装基板；该屏蔽金属层经配置以遮蔽该绝缘壳体的上表面及至少部分侧壁。此外，该集成电路封装体经配置以包含设置于该封装基板上的至少一导电块，该至少一导电块并经配置以接地且与该屏蔽金属层直接连接接地。

根据本实用新型的另一实施例，该集成电路封装体进一步包括贴装元件，设置于该封装基板上。该一导电块是由打线方式形成、开钢网刷锡膏形成、植锡球形成或植金球形成的。该屏蔽金属层经配置以通过表面涂镀工艺或表面溅镀工艺形成。该一导电块中的每一者的外侧暴露于该集成电路封装体侧壁外。该屏蔽金属层经配置以遮蔽该至少一导电块的部分上表面。

本实用新型实施例提供的集成电路封装体，通过在封装基板上形成经配置以接地且与屏蔽金属层直接连接接地的导电块，形成屏蔽金属层、导电块及接地引脚之间的电连接，从而达到屏蔽电磁干扰的目的。较屏蔽金属层与裸露于集成电路封装体边缘的接地引脚连接以实现屏蔽作用的传统方式，本实用新型提供的集成电路封装体，无需对接地引脚进行切割，从而避免接地引脚产生毛刺现象，提高了产品的品质、可靠性及合格率。同时，由于切割刀片无需切割接地引脚，可延长切割刀片的使用寿命，降低了生产成本。接地引脚无需裸露于集成电路封装体边缘，即便屏蔽金属自集成电路封装基板的边缘溢镀到集成电路封装基板的底面，屏蔽金属也无法延伸至集成电路封装基板底面的引脚处，有效避免了短路的发生，进一步提高了产品可靠性及合格率。此外，本实用新型还可采用吸附装置如真空治具代替胶带吸附封装基板以完成表面涂镀或表面溅镀，在确保产品可靠性及合格率的同时，避免使用一次性耗材(即胶带)，省去将集成电路封装体粘贴在胶带及从胶带上取下的工序，既降低了生成成本，又提高了生产效率。

附图说明

图1所示是根据本实用新型一实施例的集成电路封装体的纵向截面示意图

图2-5所示是制作本实用新型一实施例的集成电路封装体的过程的示例性示意图

具体实施方式

为更好的理解本实用新型的精神，以下结合本实用新型的部分优选实施例对其作进一步说明。

图1是根据本实用新型一个实施例的集成电路封装体10的纵向截面示意图。

如图1所示，根据本实用新型一个实施例的集成电路封装体10，包括芯片11、封装基板12、绝缘壳体13以及屏蔽金属层14。封装基板12经配置以承载芯片11。封装基板12设有若干信号引脚15与若干接地引脚16，其中信号引脚15经配置通过引线18以与芯片11电连接，若干接地引脚16经配置以接地。绝缘壳体13经配置以遮蔽芯片11及封装基板12的上表面；屏蔽金属层14经配置以遮蔽绝缘壳体13的上表面131及至少部分侧壁132。

进一步的，集成电路封装体10进一步包括设置于封装基板12上表面的至少一导电块17，且本实施例中屏蔽金属层14进一步经配置以遮蔽导电块17的部分上表面。导电块17经配置以接地且与屏蔽金属层14直接连接接地，形成屏蔽金属层14、导电块17及接地引脚16之间的电连接，从而达到屏蔽电磁干扰的目的。较屏蔽金属层14与裸露于封装基板12边缘的接地引脚16连接以实现屏蔽作用的传统方式，本实施例提供的集成电路封装体10无需对接地引脚16进行切割，从而避免接地引脚16产生毛刺现象，提高了产品品质、可靠性及合格率，同时可延长切割刀片(未示出)的使用寿命，降低了生成成本。

因接地引脚16无需裸露于封装基板12的边缘122，即使在涂镀或溅镀形成屏蔽金属层14过程中有金属溢镀到封装基板12的底面121，这些金属也无法镀至封装基板12底面121的信号引脚15或接地引脚16(图中以接地引脚16为例)处，从而有效避免了封装基板12的外接引脚间发生短路。

在本实施例中，集成电路封装体10可进一步包括设置于封装基板12上的贴装元件19。

如图1所示，在本实施例中，导电块17经配置位于集成电路封装体10的边缘，可以通过打线方式形成、开钢网刷锡膏形成、植锡球形成或植金球形成。导电块17的外侧暴露于集成电路封装体10的侧壁外。屏蔽金属层14经配置以通过表面涂镀工艺或表面溅镀工艺形成。

图2-图5是制作本实用新型一实施例的集成电路封装体的过程的示例性示意图，该集成电路封装体10可以是图1中的集成电路封装体10。

图2所示是待封装的封装基板阵列20的纵向截面示意图。该待封装的封装基板阵列20包含若干个待封装单元30。因版面局限，图2仅示出两个待封装单元30，图3-5类似。每一待封装单元30包含芯片11、贴装元件19以及经配置以承载该芯片11的封装基板12。该封装基板12设有若干信号引脚15与若干接地引脚16，其中信号引脚15经配置通过引线18与芯片11电连接，若干接地引脚16经配置以接地。在相邻待封装单元30的封装基板12的连接处设置经配置以与接地引脚16电连接的导电块17。例如使用打线方式形成、开钢网刷锡膏形成、植锡球形成或植金球形成。

如图3所示，注塑以形成绝缘壳体13，从而遮蔽芯片11及封装基板12的上表面等各部件。以上处理均是本领域公知常识，故此处不赘述。

接着，如图4所示，采用半切方式对绝缘壳体13进行切割直至导电块17上端外露，以分隔不同待封装单元30的绝缘壳体13，相应可无需对接地引脚16进行切割。如本领域技术人员所能理解的，此处可采用切割刀或镭射等本领域常用的切割方式，故不赘述。

如图5所示，随后可采用表面涂镀工艺或表面溅镀工艺形成屏蔽金属层14，从而遮蔽绝缘壳体13的上表面131及间隙130的侧壁和底面。屏蔽金属层14同时与导电块17的顶部直接连接，从而可经配置以形成屏蔽金属层14、导电块17及接地引脚16之间的电连接，从而得以接地以实现屏蔽电磁干扰。

屏蔽金属层14制作完成后，可自间隙130处继续切割直至将封装基板12切断，即对封装基板12进行全切，如本领域技术人员所能理解的，此处可采用切割刀或镭射等本领域常用的切割方式，故不赘述。此处的全切可以采用小于半切的切割尺寸，得到若干图1所示的集成电路封装体10，其中屏蔽金属层14遮蔽绝缘壳体13的上表面131、至少部分侧壁132以及导电块17的部分上表面；亦可以采用与半切相同的切割尺寸，此时得到的集成电路封装体10的屏蔽金属层14只遮蔽绝缘壳体13的上表面131及至少部分侧壁132。

本实用新型因采用半切的方式，接地引脚16与信号引脚15无需裸露于封装基板12的边缘122，因而避免在屏蔽金属层14制造过程中有金属镀到接地引脚16或信号引脚15处，有效避免了引脚间的短路。相应的，封装基板12内部也无需设计单独的接地金属层。

在其它实施例中，还可采用吸附装置如真空治具(未图示)代替胶带吸附封装基板12进行涂镀或溅镀，避免使用胶带等一次性耗材。同时，可省去将封装体粘贴在胶带及从胶带上取下的工序，既降低生产成本，又提高生产效率。此外，实用新型提供的集成电路封装体10可同时适用于表面涂覆或溅镀导电层工艺，避免使用昂贵的溅镀设备。

本实用新型的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰。因此，本实用新型的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本实用新型的替换及修饰，并为本专利申请权利要求书所涵盖。