半导体芯片封装结构的制作方法

本公开实施例涉及半导体技术，且特别涉及半导体芯片封装结构。

背景技术：

半导体集成电路(integratedcircuit，ic)工业已经历了快速成长。在集成电路材料和设计上的技术进步产生了数代集成电路，每一代都比前一代具有更小且更复杂的电路。然而，这些进步增加了加工与制造集成电路的复杂性。

在集成电路的发展史中，功能密度(即每一芯片区互连的装置数目)增加，同时几何尺寸(即制造过程中所产生的最小的组件(或线路))缩小。此元件尺寸微缩化的工艺一般来说具有增加生产效率与降低相关费用的益处。

然而，由于部件(feature)尺寸持续缩减，制造工艺持续变的更加难以实施，且半导体装置的效能容易受到影响。举例来说，电磁干扰(electromagneticinterference，emi)对于大多数的半导体装置是个挑战。电磁干扰可干扰、降低或限制半导体装置的效能。

技术实现要素：

在一些实施例中，提供芯片封装结构，此芯片封装结构包含重布线结构，重布线结构包含介电结构和在介电结构中的接地线，其中接地线包含主要部分和连接至主要部分且从介电结构横向露出的末端扩大部分；芯片结构位于重布线结构上方；以及导电屏蔽膜设置于芯片结构和末端扩大部分的第一侧壁上方，其中导电屏蔽膜电性连接至接地线，且其中末端扩大部分的厚度从主要部分增加至导电屏蔽膜。

在一些其他实施例中，提供芯片封装结构，此芯片封装结构包含重布线结构，重布线结构包含介电结构和在介电结构中的接地线，其中接地线包含主要部分和连接至主要部分且从介电结构横向露出的末端扩大部分，其中末端扩大部分的最大厚度大于主要部分的最大厚度，其中末端扩大部分定义第一侧壁，且其中介电结构不覆盖第一侧壁的至少一部分；芯片结构位于重布线结构上方；以及导电屏蔽膜设置于芯片结构上方并通过末端扩大部分电性连接至接地线。

在另外一些实施例中，提供芯片封装结构的形成方法，此方法包含提供第一芯片结构、第二芯片结构和围绕第一芯片结构和第二芯片结构的模塑化合物层；形成重布线结构于第一芯片结构、第二芯片结构和模塑化合物层上方，其中重布线结构包含介电结构和在介电结构中的接地线；实施机械性单切工艺于第一芯片结构与第二芯片结构之间以切割穿透模塑化合物层、介电结构和接地线，以形成第一芯片封装结构和第二芯片封装结构，并在接地线中产生从第一和第二芯片封装结构的单切侧壁分别暴露出的末端扩大部分；以及分别形成第一导电屏蔽膜和第二导电屏蔽膜于第一芯片封装结构和第二芯片封装结构上方，其中第一和第二导电屏蔽膜分别电性连接至从第一和第二芯片封装结构的各自的单切侧壁暴露出的末端扩大部分。

附图说明

根据以下的详细说明并配合所附附图可以更加理解本公开实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。

图1a-图1o为依据一些实施例的形成芯片封装结构的工艺的各种阶段的剖面示意图。

图1m-1为依据一些实施例的图1m的一区域的放大剖面示意图。

图1m-2为依据一些实施例的图1m的接地线的放大上视图。

图1n-1为依据一些实施例的图1n中的托盘(tray)的上视图。

图1o-1为依据一些实施例的图1o的一区域的放大剖面示意图。

图2为依据一些其他实施例的部分地显示芯片封装结构的放大剖面示意图。

附图标记说明：

110承载基板

120、240、a1、a2粘着层

130缓冲层

140导电层

150掩模层

152通孔

160、334导通孔结构

170、310、320芯片

180、230、262、264、266、332介电层210、336、338接合垫

220内连线结构

250、350模塑化合物层

260重布线结构

261、263、265重布线

132、262a、264a、266a、622开口

267接垫

272、360导电凸块

274、276接地凸块

280框架

300芯片封装体

330、610基底

342、344导线

400、800芯片封装结构

401顶表面

403底表面

410底部填充层

500切割轮

600托盘

620支架结构

630间隔物结构

710导电屏蔽膜

710a导电屏蔽材料层

c芯片结构

d介电结构

e1、e2、e3末端扩大部分

gl1、gl2、gl3、gl4接地线

gp1、gp2接地垫

l11、l12、l22、l32长度

m1、m2、m3主要部分

402、s1、s2、s3、s4侧壁

t1、t2、t3、t12’、t22’、t32’厚度

t12、t22、t32最大厚度

w、w260、w400、w620宽度

w1、w2、w3配线层

w11、w12线宽

具体实施方式

要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本公开。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。此外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。

再者，为了方便描述附图中一元件或部件与另一(复数)元件或(复数)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。应当理解的是，可提供额外的操作于本公开实施例的方法之前、本公开实施例的方法中和本公开实施例的方法之后，且在本公开实施例的方法的其他实施例中，可取代或消除所述的一些操作。

图1a-图1o为依据一些实施例的形成芯片封装结构的工艺的各种阶段的剖面示意图。依据一些实施例，如图1a所示，提供承载基板110。依据一些实施例，配置承载基板110以在后续工艺步骤期间提供机械性和结构性支撑。依据一些实施例，承载基板110包含玻璃、氧化硅、氧化铝、金属、前述的组合及/或类似材料。依据一些实施例，承载基板110包含金属框架。

依据一些实施例，如图1a所示，粘着层120形成于承载基板110上方。依据一些实施例，粘着层120包含任何合适的粘着材料，例如紫外(ultraviolet)胶或光热转换(light-to-heatconversion，lthc)胶，其当暴露于紫外光或激光时会失去其粘着性质。粘着层120通过使用压合工艺、旋涂工艺、印刷工艺或其他合适的工艺形成。

依据一些实施例，如图1a所示，缓冲层130形成于粘着层120上方。依据一些实施例，配置缓冲层130以在后续工艺期间提供接合的结构支撑并帮助减少晶粒偏移。依据一些实施例，缓冲层130包含聚合物材料，例如聚苯并恶唑(polybenzoxazole，pbo)、聚酰亚胺或环氧树脂。依据一些实施例，缓冲层130通过使用旋涂工艺、化学气相沉积工艺、压合工艺或印刷工艺形成。

依据一些实施例，如图1a所示，导电层140形成于缓冲层130上方。导电层140包含铜、钛、前述的组合或其他合适的导电材料。依据一些实施例，导电层140通过使用物理气相沉积工艺或化学气相沉积工艺形成。

依据一些实施例，如图1b所示，掩模层150形成于导电层140上方。依据一些实施例，掩模层150具有通孔152暴露导电层140的一部分。掩模层150包含光致抗蚀剂材料或其他合适的材料。

依据一些实施例，如图1c所示，导通孔结构160形成于通孔152中。依据一些实施例，导通孔结构160也被称为导电结构。导通孔结构160包含铜获其他合适的导电材料。

依据一些实施例，导通孔结构160的形成包含实施电镀工艺。在一些其他实施例中，不形成导电层140，且导通孔结构160的形成包含实施沉积工艺和平坦化工艺。

依据一些实施例，如图1d所示，移除掩模层150。依据一些实施例，通过将掩模层150浸泡于化学溶液中移除掩模层150。举例来说，化学溶液包含乳酸乙酯(ethyllactate)、苯甲醚(anisole)、乙酸异戊酯(methylbutylacetate)、乙酸正戊酯(amylacetate)、甲酚醛树脂(cresolnovolakresin)及/或重氮基光活性化合物(diazophotoactivecompound)。

依据一些实施例，如图1d所示，移除不被导通孔结构160覆盖的导电层140。依据一些实施例，此移除工艺包含湿蚀刻工艺或干蚀刻工艺。

依据一些实施例，如图1e所示，芯片结构c设置于缓冲层130上方。依据一些实施例，每一芯片结构c包含芯片170、介电层180、接合垫210、内连线结构220和介电层230。依据一些实施例，如图1e所示，芯片170设置于缓冲层130上方。依据一些实施例，芯片170也被称为半导体基底、系统单芯片(systemonchip，soc)、逻辑晶粒或存储器晶粒。在一些其他实施例(未显示)中，每一芯片结构c包含多个芯片170。

依据一些实施例，如图1e所示，在每一芯片结构c中，介电层180形成于芯片170上方。依据一些实施例，接合垫210形成于介垫层180中。依据一些实施例，接合垫210电性连接至形成于芯片170中/上方的装置(未显示)。

依据一些实施例，如图1e所示，内连线结构220各自形成于接合垫210上方。依据一些实施例，内连线结构220包含导电柱或导电凸块。

依据一些实施例，如图1e所示，介电层230形成于介电层180上方并围绕内连线结构220。依据一些实施例，如图1e所示，粘着层240设置于缓冲层130与芯片170之间，以将芯片170接合至缓冲层130。

依据一些实施例，如图1f所示，模塑化合物层250形成于缓冲层130上方以覆盖导电层140、导通孔结构160、芯片结构c和粘着层240。依据一些实施例，模塑化合物层250包含聚合物材料。依据一些实施例，模塑化合物层250通过使用成型工艺形成。

依据一些实施例，如图1g所示，移除模塑化合物层250的顶部。依据一些实施例，此移除工艺包含化学机械研磨工艺。依据一些实施例，在移除工艺之后，模塑化合物层250围绕芯片结构c、导电层140和导通孔结构160。

依据一些实施例，如图1h所示，配线层w1形成于芯片结构c、模塑化合物层250和导通孔结构160上方。依据一些实施例，配线层w1包含重布线261和接地线gl1。依据一些实施例，重布线261电性连接至导通孔结构160和芯片结构c。

依据一些实施例，接地线gl1与重布线261、导通孔结构160和芯片结构c电性绝缘。依据一些实施例，一些接地线gl1形成于芯片结构c之间的模塑化合物层250正上方(或正好在其上)。配线层w1包含铜、铝、钨、钛、前述的组合或其他合适的导电材料。

依据一些实施例，如图1h所示，介电层262形成于配线层w1、模塑化合物层250和芯片结构c上方。依据一些实施例，介电层262具有开口262a暴露重布线261和接地线gl1的一部分。

依据一些实施例，如图1h所示，配线层w2形成于介电层262上方。依据一些实施例，配线层w2包含重布线263和接地线gl2。依据一些实施例，重布线263延伸至开口262a中以电性连接至重布线261。

依据一些实施例，接地线gl2延伸至开口262a中以电性连接至接地线gl1。依据一些实施例，接地线gl2与重布线263电性绝缘。配线层w2包含铜、铝、钨、钛、前述的组合或其他合适的导电材料。

依据一些实施例，如图1h所示，介电层264形成于配线层w2和介电层262上方。依据一些实施例，介电层264具有开口264a暴露重布线263的一部分。

依据一些实施例，如图1h所示，配线层w3形成于介电层264上方。依据一些实施例，配线层w3包含重布线265、接地线gl3和接地线gl4。依据一些实施例，重布线265延伸至开口264a中以电性连接至重布线263。

依据一些实施例，接地线gl4电性连接至接地线gl1和gl2。依据一些实施例，接地线gl3和gl4与重布线265电性绝缘。配线层w3包含铜、铝、钨、钛、前述的组合或其他合适的导电材料。

依据一些实施例，如图1h所示，介电层266形成于配线层w3和介电层264上方。依据一些实施例，介电层266具有开口266a暴露重布线265和接地线gl3的一部分。

依据一些实施例，如图1h所示，接垫267以及接地垫gp1和gp2形成于介电层266上方。依据一些实施例，接垫267延伸进入开口266a中以电性连接至其下的重布线265。依据一些实施例，接地垫gp1延伸进入开口266a中以电性连接至接地线gl3。依据一些实施例，接地垫gp2延伸进入开口266a中以电性连接至接地线gl4。

依据一些实施例，介电层262、264和266共同形成介电结构d。在一些实施例中，介电结构d和模塑化合物层250由不同材料制成。依据一些实施例，接地线gl1、gl2、gl3和gl4通过介电结构d与重布线261、263和265以及芯片结构c电性绝缘。依据一些实施例，介电结构d、配线层w1、w2和w3、接垫267以及接地垫gp1和gp2共同形成重布线结构260。

依据一些实施例，如图1i所示，导电凸块272以及接地凸块274和276分别形成于接垫267以及接地垫gp1和gp2上方。依据一些实施例，导电凸块272以及接地凸块274和276包含锡(sn)或其他合适的材料。

依据一些实施例，导电凸块272以及接地凸块274和276的形成包含形成焊锡膏(solderpaste)于接垫267以及接地垫gp1和gp2上方并将焊锡膏回焊(reflow)。

依据一些实施例，如图1j所示，将芯片结构c颠倒翻转并设置于框架280(或载板)上方。依据一些实施例，如图1j所示，移除承载基板110和粘着层120。

依据一些实施例，如图1k所示，移除缓冲层130的一部分以形成开口132于缓冲层130中。依据一些实施例，开口132暴露出导电层140。依据一些实施例，此移除工艺可为光刻工艺、激光剥离工艺或蚀刻工艺。在一些其他实施例(未显示)中，完全移除缓冲层130以暴露出导电层140。

依据一些实施例，如图1l所示，芯片封装体300设置于芯片结构c和模塑化合物层250上方以与导电层140接合。依据一些实施例，每一芯片封装体300包含芯片310和320、基底330、导线342和344、模塑化合物层350、导电凸块360。

依据一些实施例，芯片310和320设置于基底330上方。依据一些实施例，芯片310通过芯片310与基底330之间的粘着层a1接合至基底330。依据一些实施例，芯片320通过芯片320与芯片310之间的粘着层a2接合至芯片310。

依据一些实施例，基底330包含介电层332、导通孔结构334以及接合垫336和338。介电层332可具有彼此堆叠的多个介电膜(未显示)。依据一些实施例，介电层332具有相对的表面332a和332b。依据一些实施例，导通孔结构334穿过介电层332。

依据一些实施例，接合垫336位于表面332a上方。依据一些实施例，接合垫336位于相应的导通孔结构334上方以电性连接至相应的导通孔结构334。依据一些实施例，接合垫338位于表面332b上方。依据一些实施例，接合垫338位于相应的导通孔结构334下方以电性连接至相应的导通孔结构334。

依据一些实施例，导线342物理和电性连接芯片310与接合垫336。依据一些实施例，导线344物理和电性连接芯片320与接合垫336。依据一些实施例，模塑化合物层350成型于芯片310和320、导线342和344以及基底330上方。

依据一些实施例，配置模塑化合物层350以保护芯片310和320以及导线342和344在后续的工艺期间免受损坏和污染。依据一些实施例，模塑化合物层350包含聚合物材料。

图1l中显示的芯片封装体300为一范例。芯片封装体300不限于图1l中显示的芯片封装体300的类型。也就是说，芯片封装体300可为任何合适类型的芯片封装体。举例来说，芯片封装体300包含通过模塑化合物层、底部填充层、聚合物层及/或类似物围绕的芯片。芯片封装体300包含层迭封装(package-on-package，pop)类型的半导体封装体、多芯片堆叠封装体、包含多个芯片堆叠于基底上的芯片封装体、仅包含一芯片的芯片封装体或任何合适类型的芯片封装体。

依据一些实施例，导电凸块360连接接合垫338与导电层140。依据一些实施例，如图1l所示，底部填充层410填充于基底330与缓冲层130之间。依据一些实施例，底部填充层410包含聚合物材料。

依据一些实施例，如图1m所示，实施机械性单切(singulation)工艺于芯片封装体300之间的底部填充层410和缓冲层130、芯片结构c之间的模塑化合物层250以及重布线结构260上方。依据一些实施例，机械性单切工艺切割穿透底部填充层410、缓冲层130、模塑化合物层250、介电结构d以及接地线gl1、gl2和gl3，以形成独立的芯片封装结构400。

依据一些实施例，每一芯片封装结构400包含芯片封装体300、芯片结构c、模塑化合物层250的一部分、介电结构d、接地线gl1、gl2、gl3和gl4、重布线261、263和265、接垫267、接地垫gp1和gp2、导电凸块272、接地凸块274和276、导电层140以及导通孔结构160。

图1m-1为依据一些实施例的图1m的区域r的放大剖面示意图。依据一些实施例，如图1m-1所示，接地线gl1、gl2和gl3分别定义横向可触及的侧壁s1、s2和s3。依据一些实施例，侧壁s1、s2和s3的每一者的至少一部分不被介电结构d覆盖。

在一些实施例中，整个侧壁s1、s2和s3不被介电结构d覆盖(举例来说，介电结构d完全地横向暴露出侧壁s1、s2和s3)。依据一些实施例，介电结构d定义侧壁s4。依据一些实施例，模塑化合物层250定义侧壁252。依据一些实施例，侧壁s4和252也被称为单切侧壁。依据一些实施例，侧壁s1、s2、s3、s4和252大至共平面。

特别来说，依据一些实施例，接地线gl1包含主要部分m1和连接至主要部分m1的末端扩大部分e1。依据一些实施例，主要部分m1的长度l11大于末端扩大部分e1的长度l12。

依据一些实施例，末端扩大部分e1的最大厚度t12大于主要部分m1的最大厚度t11。依据一些实施例，最大厚度t12与最大厚度t11的比值在约1.1至4之间。在一些实施例中，主要部分m1具有大致均匀的厚度。

依据一些实施例，接地线gl2包含主要部分m2和连接至主要部分m2的末端扩大部分e2。依据一些实施例，主要部分m2的长度(未显示)大于末端扩大部分e2的长度l22。

依据一些实施例，末端扩大部分e2的最大厚度t22大于主要部分m2的最大厚度t21。依据一些实施例，最大厚度t22与最大厚度t21的比值在约1.1至4之间。

依据一些实施例，接地线gl3包含主要部分m3和连接至主要部分m3的末端扩大部分e3。依据一些实施例，主要部分m3的长度(未显示)大于末端扩大部分e3的长度l32。依据一些实施例，末端扩大部分e1、e2和e3从单切侧壁s4和252露出。

依据一些实施例，末端扩大部分e3的最大厚度t32大于主要部分m3的最大厚度t31。依据一些实施例，最大厚度t32与最大厚度t31的比值在约1.1至4之间。在一些实施例中，主要部分m3具有大致均匀的厚度。

依据一些实施例，接地线gl1、gl3和gl3的材料的延展性(ductility)大于介电结构d的延展性，且因此末端扩大部分e1、e2和e3的最大厚度t12、t22和t32通过机械性单切工艺扩大。因此，机械性单切工艺扩大侧壁s1、s2和s3的面积。

因此，也扩大了接地线gl1、gl3和gl3与后续形成于侧壁s1、s2和s3上方的导电屏蔽膜之间的接触面积。因此，依据一些实施例，减少了接地线gl1、gl3和gl3与导电屏蔽膜之间的接触电阻。

依据一些实施例，如图1m和图1m-1所示，接地线gl1的末端扩大部分e1部分地延伸进入模塑化合物层250。依据一些其他实施例，图2为依据一些其他实施例的部分地显示芯片封装结构的放大剖面示意图。在一些其他实施例中，如图2所示，当模塑化合物层250具有足够大的硬度，接地线gl1的末端扩大部分e1不延伸进入模塑化合物层250。

图1m-2为依据一些实施例的图1m的接地线gl1的放大上视图。如图1m-2所示，末端扩大部分e1的线宽w12大于主要部分m1的线宽w11。也就是说，依据一些实施例，末端扩大部分e1的线宽w12通过机械性单切工艺扩大。

类似地，依据一些实施例，末端扩大部分e2和e3的线宽也通过机械性单切工艺扩大。因此，依据一些实施例，末端扩大部分e2的线宽大于主要部分m2的线宽，且末端扩大部分e3的线宽大于主要部分m3的线宽。

依据一些实施例，如图1m-2所示，末端扩大部分e1的线宽从主要部分m1到侧壁s1连续地增加。类似地，依据一些实施例，末端扩大部分e2的线宽从主要部分m2到侧壁s2连续地增加。依据一些实施例，末端扩大部分e3的线宽从主要部分m3到侧壁s3连续地增加。

依据一些实施例，如图1m所示，使用切割轮500实施机械性单切工艺。依据一些实施例，每一切割轮500具有从约50μm到约350μm的范围内的宽度w。在一些实施例中，每一切割轮500的宽度w取决于两相邻芯片封装结构400之间的切割道(sawstreet)的宽度。在一些实施例中，机械性单切工艺的锯片速度的范围从约5000rpm到约45000rpm。

当宽度w和锯片速度足够大时(例如大于50μm和5000rpm)，机械性单切工艺能够有效地扩大侧壁s1、s2和s3的面积。因此，依据一些实施例，有效地减少了接地线gl1、gl3和gl3与导电屏蔽膜之间的接触电阻。

图1n-1为依据一些实施例的图1n中的托盘的上视图。依据一些实施例，如图1n和图1n-1所示，芯片封装结构400设置于托盘600上方。依据一些实施例，托盘600包含基底610、支架结构620和间隔物结构630。

依据一些实施例，支架结构620设置于基底610上方且彼此间隔开。依据一些实施例，支架结构620以阵列形式排列。依据一些实施例，每一支架结构620具有开口622暴露出基底610。在一些实施例中，支架结构620的宽度w620小于芯片封装结构400的宽度w400。在一些实施例中，支架结构620的宽度w620小于重布线结构260的宽度w260。

依据一些实施例，支架结构620具有上视形状对应于支架结构620上方的芯片封装结构400(或重布线结构260)的上视形状。举例来说，芯片封装结构400具有正方形形状，而支架结构620也具有正方形形状。支架结构620可具有矩形形状、钻石形状或其他合适的形状。

依据一些实施例，间隔物结构630设置于基底610上方且在支架结构620之间。依据一些实施例，间隔物结构630与支架结构620间隔开。依据一些实施例，基底610、支架结构620和间隔物结构630由相同材料制成，例如金属、陶瓷、合金(例如不锈钢或铝合金)或聚合物。

依据一些实施例，芯片封装结构400设置于相应的支架结构620上方。依据一些实施例，芯片封装结构400的导电凸块272以及接地凸块274和276在芯片封装结构400下方的支架结构620的开口622中。

依据一些实施例，如图1n所示，导电屏蔽材料层710a形成于芯片封装结构400和托盘600上方。依据一些实施例，导电屏蔽材料层710a顺应性地覆盖芯片封装结构400和托盘600。依据一些实施例，导电屏蔽材料层710a顺应性地覆盖每一芯片封装结构400的顶表面401、侧壁402和底表面403的周边部分。

导电屏蔽材料层710a包含金属材料，例如铜、钛、不锈钢、铁镍合金、铁、铝、镍、银、金、铬或钛钨合金。依据一些实施例，导电屏蔽材料层710a的形成包含沉积工艺，例如物理气相沉积工艺、化学气相沉积工艺(例如常压等离子体化学气相沉积工艺)，或喷洒(喷射)工艺。在一些实施例中，导电屏蔽材料层710a的形成包含电镀工艺，例如无电电镀工艺。

依据一些实施例，如图1o所示，移除托盘600。依据一些实施例，在此步骤中，大致形成芯片封装结构800。为了简洁起见，图1o仅显示其中一个芯片封装结构800。依据一些实施例，在移除托盘600之后，余留在芯片封装结构400上方的导电屏蔽材料层710a形成导电屏蔽膜710。依据一些实施例，导电屏蔽膜710被配置为电磁干扰(electromagneticinterference，emi)屏蔽膜。

依据一些实施例，导电屏蔽膜710电性连接至接地线gl1、gl2、gl3和gl4。依据一些实施例，导电屏蔽膜710通过接地线gl3和接地垫gp1电性连接至接地凸块274。依据一些实施例，导电屏蔽膜710通过接地线gl1、gl2和gl4以及接地垫gp2电性连接至接地凸块276。

依据一些实施例，导电屏蔽膜710直接接触接地线gl1、gl2和gl3、介电结构d、模塑化合物层250、缓冲层130、底部填充层410以及模塑化合物层350。依据一些实施例，导电屏蔽膜710顺应性地覆盖接地线gl1、gl2和gl3、介电结构d、模塑化合物层250、缓冲层130、底部填充层410以及模塑化合物层350。

图1o-1为依据一些实施例的图1o的区域r的放大剖面示意图。依据一些实施例，如图1o和图1o-1所示，导电屏蔽膜710顺应性地覆盖并直接接触接地线gl1、gl2和gl3、介电结构d、模塑化合物层250的侧壁s1、s2、s3、s4和252。

依据一些实施例，如图1n、图1o和图1o-1所示，在导电屏蔽材料层710a的形成期间，由于重布线结构260的屏蔽，导电屏蔽膜710(或导电屏蔽材料层710a)在底表面403上方具有厚度t1小于导电屏蔽膜710在侧壁402上方的厚度t2。依据一些实施例，厚度t2的范围从约0.05μm到约50μm。

依据一些实施例，由于厚度t1小，因此容易将在底表面403上方的导电屏蔽材料层710a与在支架结构620上方的导电屏蔽材料层710a分离，并不损坏余留在底表面403上方的导电屏蔽材料层710a。

依据一些实施例，如图1n、图1o和图1o-1所示，当导电屏蔽材料层710a通过使用沉积工艺形成时，导电屏蔽膜710在侧壁402上方的厚度t2小于导电屏蔽膜710在顶表面401上方的厚度t3。也就是说，依据一些实施例，厚度t3大于厚度t2，且厚度t2大于厚度t1。

依据一些实施例，如图1o-1所示，末端扩大部分e1的厚度t12’从主要部分m1至导电屏蔽膜710连续地增加。在一些实施例中，末端扩大部分e2的厚度t22’从主要部分m2至导电屏蔽膜710连续地增加。在一些实施例中，末端扩大部分e3的厚度t32’从主要部分m3至导电屏蔽膜710连续地增加。

由于末端扩大部分e1、e2和e3的厚度t12’、t22’和t32’通过机械性单切工艺扩大，也扩大了侧壁s1、s2和s3的面积。因此，依据一些实施例，减少了接地线gl1、gl3和gl3与导电屏蔽膜710之间的接触电阻。依据一些实施例，如图1m-1和图1o-1所示，末端扩大部分e1或e3包含扇形(或梯形)的剖面轮廓。

依据一些实施例，提供芯片封装结构及其形成方法。这些方法(用于形成芯片封装结构)形成包含介电结构和接地线于其中的重布线结构，且接地线包含主要部分和连接至主要部分的末端扩大部分。末端扩大部分较主要部分厚。介电结构不覆盖末端扩大部分的第一侧壁。这些方法形成芯片结构于重布线结构上方，并形成导电屏蔽膜于芯片结构和第一侧壁上方，以电性连接至接地线。因此，导电屏蔽膜能够通过接地线接地。由于末端扩大部分较主要部分厚，因此扩大了接地线与导电屏蔽膜之间的接触面积。因此，减少了接地线与导电屏蔽膜之间的接触电组。

依据一些实施例，提供芯片封装结构。芯片封装结构包含重布线结构，重布线结构包含介电结构和在介电结构中的接地线。接地线包含主要部分和连接至主要部分且从介电结构横向露出的末端扩大部分。芯片封装结构包含芯片结构位于重布线结构上方。芯片封装结构包含导电屏蔽膜设置于芯片结构和末端扩大部分的第一侧壁上方。导电屏蔽膜电性连接至接地线，末端扩大部分的厚度从主要部分增加至导电屏蔽膜。

在一些其他实施例中，其中导电屏蔽膜直接接触末端扩大部分的第一侧壁。

在一些其他实施例中，其中介电结构具有第二侧壁，且上述芯片封装结构更包含模塑化合物层位于重布线结构上方并围绕芯片结构，其中模塑化合物层具有第三侧壁，且第一侧壁、第二侧壁和第三侧壁大致共平面。

在一些其他实施例中，其中导电屏蔽膜顺应性地覆盖第一侧壁、第二侧壁和第三侧壁。

在一些其他实施例中，其中芯片结构具有第一顶表面，导电屏蔽膜覆盖第一顶表面，且导电屏蔽膜覆盖第一顶表面的第一厚度大于导电屏蔽膜覆盖第一侧壁的第二厚度。

在一些其他实施例中，其中重布线结构具有第二顶表面和相对于第二顶表面的底表面，芯片结构位于第二顶表面上方，且导电屏蔽膜更覆盖底表面的一部分。

在一些其他实施例中，其中导电屏蔽膜覆盖第一侧壁的第二厚度大于导电屏蔽膜覆盖底表面的第三厚度。

在一些其他实施例中，其中末端扩大部分的厚度从主要部分到导电屏蔽膜连续地增加。

在一些其他实施例中，其中重布线结构具有顶表面和相对于顶表面的底表面，芯片结构位于顶表面上方，且上述芯片封装结构更包含导电凸块位于底表面上方，其中导电屏蔽膜和接地线电性连接至导电凸块。

依据一些实施例，提供芯片封装结构。芯片封装结构包含重布线结构，重布线结构包含介电结构和在介电结构中的接地线。接地线包含主要部分和连接至主要部分且从介电结构横向露出的末端扩大部分。末端扩大部分的最大厚度大于主要部分的最大厚度。末端扩大部分定义第一侧壁，且介电结构不覆盖第一侧壁的至少一部分。芯片封装结构包含芯片结构位于重布线结构上方。芯片封装结构包含导电屏蔽膜设置于芯片结构上方，且导电屏蔽膜通过末端扩大部分电性连接至接地线。

在一些其他实施例中，其中导电屏蔽膜直接接触末端扩大部分的第一侧壁。

在一些其他实施例中，其中接地线通过介电结构与芯片结构电性绝缘。

在一些其他实施例中，其中末端扩大部分包含扇形或梯形的剖面轮廓。

在一些其他实施例中，其中末端扩大部分的线宽大于主要部分的线宽。

在一些其他实施例中，其中介电结构具有第二侧壁，且上述芯片封装结构更包含模塑化合物层位于重布线结构上方并围绕芯片结构，其中模塑化合物层具有第三侧壁，第一侧壁、第二侧壁和第三侧壁大致共平面，且末端扩大部分延伸进入模塑化合物层。

依据一些实施例，提供芯片封装结构的形成方法。此方法包含提供第一芯片结构、第二芯片结构和围绕第一芯片结构和第二芯片结构的模塑化合物层。此方法包含形成重布线结构于第一芯片结构、第二芯片结构和模塑化合物层上方。重布线结构包含介电结构和在介电结构中的接地线。此方法包含实施机械性单切工艺于第一芯片结构与第二芯片结构之间以切割穿透模塑化合物层、介电结构和接地线，以形成第一芯片封装结构和第二芯片封装结构并在接地线中产生从第一和第二芯片封装结构的单切侧壁分别暴露出的末端扩大部分。此方法包含分别形成第一导电屏蔽膜和第二导电屏蔽膜于第一芯片封装结构和第二芯片封装结构上方。第一和第二导电屏蔽膜分别电性连接至从第一和第二芯片封装结构的各自的单切侧壁暴露出的末端扩大部分。

在一些其他实施例中，上述方法更包含在机械性单切工艺之前，形成第一导电凸块和第二导电凸块于重布线结构上方，其中接地线电性连接至第一导电凸块和第二导电凸块，且在机械性单切工艺之后，从第一芯片封装结构的单切侧壁暴露出的末端扩大部分电性连接至第一导电凸块，从第二芯片封装结构的单切侧壁暴露出的末端扩大部分电性连接至第二导电凸块，且从第一芯片封装结构的单切侧壁暴露出的末端扩大部分以及第一导电凸块与从第二芯片封装结构的单切侧壁暴露出的末端扩大部分以及第二导电凸块电性绝缘。

在一些其他实施例中，其中第一导电屏蔽膜和第二导电屏蔽膜的形成包含提供托盘，托盘包含基底、第一支架结构和第二支架结构，其中第一支架结构和第二支架结构位于基底上方，第一支架结构具有第一开口，且第二支架结构具有第二开口。分别设置第一芯片封装结构和第二芯片封装结构于第一支架结构和第二支架结构上方，其中第一导电凸块在第一开口中，且第二导电凸块在第二开口中。形成导电屏蔽材料层于第一芯片封装结构、第二芯片封装结构和托盘上方，以及移除托盘。

在一些其他实施例中，其中第一支架结构的宽度小于第一芯片封装结构的宽度。

在一些其他实施例中，其中接地线的材料的延展性大于介电结构的材料的延展性。

前述内文概述了许多实施例的特征，使本领域技术人员可以从各个方面更佳地了解本公开实施例。本领域技术人员应可理解，且可轻易地以本公开实施例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本领域技术人员也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。