半导体结构及其制造方法与流程

本发明实施例是有关半导体结构及其制造方法。

背景技术：

使用半导体装置的电子装备对于诸多现代应用是必不可少的。随着电子技术的发展，半导体装置的大小日益变小，同时具有更强大的功能性及更多的集成电路。由于半导体装置的小型化规模，因此晶片级封装(WLP)因其低成本及相对简单的制造操作而被广泛使用。在WLP操作期间，若干半导体组件被装配于半导体装置上。此外，众多制造操作是在此小半导体装置内实施。

然而，半导体装置的制造操作涉及在此小且薄的半导体装置上进行的诸多步骤及操作。呈小型化规模的半导体装置的制造变得越来越复杂。制造半导体装置的复杂性增加可产生例如不良结构配置、组件分层或其它问题等若干缺陷，从而导致半导体装置的高产率损失及制造成本增加。因此，修改半导体装置的结构及改进制造操作存在诸多挑战。

技术实现要素：

本发明的一实施例是关于一种半导体结构，其包括：第一裸片；第一模塑物，其囊封所述第一裸片；第二裸片，其放置于所述第一模塑物上方且包含第一表面、与所述第一表面对置的第二表面及介于所述第一表面与所述第二表面之间的侧壁；及第二模塑物，其放置于所述第一模塑物上方且环绕所述第二裸片，其中所述第二裸片的所述第一表面面向所述第一模塑物，且所述第二裸片至少部分地由所述第二模塑物覆盖。

本发明的一实施例是关于一种半导体结构，其包括：第一裸片；第一模塑物，其囊封所述第一裸片；第二裸片，其放置于所述第一模塑物上方且包含第一表面、与所述第一表面对置的第二表面及介于所述第一表面与所述第二表面之间的侧壁；及第二模塑物，其放置于所述第一模塑物上方且环绕所述第二裸片，其中所述第一表面面向所述第一模塑物，所述第二模塑物包含凹槽，所述第二裸片放置于所述凹槽内，且所述第二裸片的所述第二表面及所述侧壁与所述第二模塑物是分开的。

本发明的一实施例是关于一种制造半导体结构的方法，其包括：提供第一裸片；形成第一模塑物以囊封所述第一裸片；将第二裸片放置于所述第一模塑物上方；将模套放置于所述第二裸片及所述第一模塑物上方，其中所述模套包含从所述模套朝向所述第一模塑物突出的突出部；将模塑料放置于所述模套与所述第一模塑物之间；及形成第二模塑物以环绕所述第二裸片，其中所述第二裸片至少部分地由所述第二模塑物覆盖，且所述放置所述模塑料包含用所述模塑料环绕所述模套的所述突出部。

附图说明

当连同附图一起阅读时，从以下详细说明最佳地理解本公开的方面。强调，根据工业中的标准方法，各种构件未按比例绘制。实际上，为论述的清晰起见，可任意地增加或减小各种构件的尺寸。

图1是根据本公开的某些实施例的半导体结构的示意性剖面图。

图2是根据本公开的某些实施例的半导体结构的示意性剖面图。

图3是根据本公开的某些实施例的半导体结构的示意性剖面图。

图4是根据本公开的某些实施例的半导体结构的示意性剖面图。

图5是根据本公开的某些实施例的半导体结构的示意性剖面图。

图6是根据本公开的某些实施例的半导体结构的示意性剖面图。

图7是根据本公开的某些实施例的半导体结构的示意性剖面图。

图8是根据本公开的某些实施例的半导体结构的示意性剖面图。

图9是根据本公开的某些实施例的半导体结构的示意性剖面图。

图10是根据本公开的某些实施例的半导体结构的示意性剖面图。

图11是根据本公开的某些实施例的半导体结构的示意性剖面图。

图12是根据本公开的某些实施例的制造半导体结构的方法的流程图。

图12A到12J是根据本公开的某些实施例的通过图12的方法而制造半导体结构的示意图。

具体实施方式

以下公开内容提供用于实施所提供主题的不同构件的诸多不同实施例或实例。以下阐述组件及布置的特定实例以简化本公开。当然，此些特定实例仅为实例且并非打算为限制性的。举例来说，以下说明中的在第二构件上方或在第二构件上形成第一构件可包含其中第一构件与第二构件以直接接触方式形成的实施例，且还可包含其中可在第一构件与第二构件之间形成额外构件使得第一构件与第二构件可不直接接触的实施例。另外，本公开可在各种实例中重复参考编号及/或字母。此重复是出于简化及清晰目的且本质上并不指定所论述的各种实施例及/或配置之间的关系。

此外，为便于说明，本文中可使用空间相对术语(例如，“下面”、“下方”、“下部”、“上方”、“上部”及例如此类)来阐述一个元件或构件与另一(其它)元件或构件的关系，如各图中所图解说明。除各图中所绘示的定向的外，所述空间相对术语还打算囊括装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90°或处于其它定向)，且同样可据此解释本文中所使用的空间相对描述符。

还可包含其它构件及工艺。举例来说，可包含测试结构以辅助进行3D封装或3DIC装置的验证测试。举例来说，测试结构可包含形成于重布层中或形成于衬底上的测试垫，所述测试垫允许测试3D封装或3DIC、使用探针及/或探针卡及例如此类。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可连同并入有对已知良好裸片的中间验证的测试方法一起用于增大良率及降低成本。

裸片经制作且从半导体晶片单粒化。在单粒化之后，将裸片封装为半导体封装且将裸片与另一裸片或封装集成在一起。裸片由模塑物囊封，且裸片的I/O端子透过放置于介电层内的导电线而向外布线，且裸片通过延伸穿过模塑物的通路而电连接到另一裸片或封装。裸片或封装由模塑物囊封。然而，此配置可不适合于经配置以用于感测目的或经配置为传感器的裸片或封装。举例来说，为执行感测功能需要部分地或完全地从模塑物暴露裸片或封装。

在本公开中，公开一种具有改进的半导体结构。所述半导体结构包含至少部分地从模塑物暴露的裸片(或封装)。根据设计要求从模塑物暴露裸片的表面的预定部分或裸片的预定表面。修改模套的设计以便形成暴露裸片的至少一部分或表面的模塑物。因此，具有经暴露部分或经暴露表面的裸片促进预定感测功能。

图1是根据本公开的各种实施例的半导体结构100的示意性剖面图。在某些实施例中，半导体结构100包含第一裸片101、第一模塑物102、第二裸片103及第二模塑物104。在某些实施例中，半导体结构100是半导体封装。在某些实施例中，半导体结构100是经集成扇出(InFO)封装，其中将第一裸片101的I/O端子扇出且在较大区中重布于第一裸片101的表面上方。在某些实施例中，半导体结构100经配置以执行感测功能。

在某些实施例中，第一裸片101经制作在第一裸片101内具有预定功能电路。在某些实施例中，第一裸片101通过机械或激光刀而从半导体晶片单粒化。在某些实施例中，第一裸片101包括适合于特定应用的多种电路。在某些实施例中，电路包含各种装置，例如晶体管、电容器、电阻器、二极管及/或例如此类。

在某些实施例中，第一裸片101包括各种已知类型的半导体装置中的任一者，例如存储器(例如SRAMS、快闪存储器等)、微处理器、专用集成电路(ASIC)或例如此类。在某些实施例中，第一裸片101是逻辑装置裸片、中央计算单元(CPU)裸片或例如此类。在某些实施例中，第一裸片101是将所有电子组件集成到单个裸片中的系统单芯片(SOC)。在某些实施例中，第一裸片101为裸片、芯片或封装。在某些实施例中，第一裸片101具有呈四边形、矩形或正方形形状的顶部剖面(如图1中所展示的半导体结构100的俯视图的剖面)。

在某些实施例中，第一裸片101包含包括半导体材料(例如硅)的衬底。在某些实施例中，第一裸片101的衬底包含放置于其上的数个电路及电组件。在某些实施例中，第一裸片101的衬底是硅衬底。在某些实施例中，第一裸片101包含顶部表面101a、与顶部表面101a对置的底部表面101b、侧壁101c及放置于顶部表面101a上方或放置于顶部表面101a内的第一导电垫101d。在某些实施例中，顶部表面101a是第一裸片101的前侧或有源侧。在某些实施例中，底部表面101b是第一裸片101的背侧或非有源侧。在某些实施例中，侧壁101c大体上正交于顶部表面101a及底部表面101b。在某些实施例中，侧壁101c放置于顶部表面101a与底部表面101b之间。

在某些实施例中，第一导电垫101d电连接到在第一裸片101外部的电路，使得第一裸片101的电路透过第一导电垫101d电连接到在第一裸片101外部的电路。在某些实施例中，第一导电垫101d经配置以与导电迹线或导电结构电耦合。在某些实施例中，第一导电垫101d包含金、银、铜、镍、钨、铝、钯及/或其合金。

在某些实施例中，第一模塑物102环绕或囊封第一裸片101。在某些实施例中，第一裸片101的所有表面与第一模塑物102介接。在某些实施例中，第一裸片101的顶部表面101a及侧壁101c与第一模塑物102介接或与第一模塑物102接触。在某些实施例中，第一模塑物102可为单层膜或复合物堆迭。在某些实施例中，第一模塑物102包含各种材料，例如模塑料、模塑底胶、环氧树脂、树脂或例如此类。在某些实施例中，第一模塑物102具有高导热性、低湿度吸收率及高挠曲强度。

在某些实施例中，第二裸片103放置于第一模塑物102上方。在某些实施例中，第二裸片103经制作在第二裸片103内具有预定功能电路。在某些实施例中，第二裸片103包括适合于特定应用的多种电路。在某些实施例中，第二裸片103经配置以执行感测功能。

在某些实施例中，电路包含各种装置，例如晶体管、电容器、电阻器、二极管及/或例如此类。在某些实施例中，第二裸片103包括各种已知类型的半导体装置中的任一者，例如存储器(例如SRAMS、快闪存储器等)、微处理器、专用集成电路(ASIC)或例如此类。在某些实施例中，第二裸片103为裸片、芯片或封装。在某些实施例中，第二裸片103是传感器或感测封装。在某些实施例中，第二裸片103具有呈四边形、矩形或正方形形状的顶部剖面(如图1中所展示的半导体结构100的俯视图的剖面)。

在某些实施例中，第二裸片103包含包括半导体材料(例如硅)的衬底。在某些实施例中，第二裸片103的衬底包含放置于其上的数个电路及电组件。在某些实施例中，第二裸片103的衬底为硅衬底。在某些实施例中，第二裸片103包含第一表面103a、与第一表面103a对置的第二表面103b、侧壁103c及放置于第一表面103a上方或放置于第一表面103a内的第二导电垫103d。

在某些实施例中，第一表面103a是第二裸片103的前侧或有源侧。在某些实施例中，第二表面103b是第二裸片103的背侧或非有源侧。在某些实施例中，第二裸片103的第一表面103a面向第一模塑物102。在某些实施例中，侧壁103c大体上正交于第一表面103a与第二表面103b。在某些实施例中，侧壁103c放置于第一表面103a与第二表面103b之间。在某些实施例中，第二裸片103中的感测元件经配置以透过第二表面103b或侧壁103c发射或接收来自周围环境的信号。在某些实施例中，感测元件为发射器、接收器、收发器等。

在某些实施例中，第二导电垫103d电连接到在第二裸片103外部的电路，使得第二裸片103的电路透过第二导电垫103d电连接到在第二裸片103外部的电路。在某些实施例中，第二导电垫103d经配置以与导电迹线或导电结构电耦合。在某些实施例中，第二导电垫103d包含金、银、铜、镍、钨、铝、钯及/或其合金。

在某些实施例中，第二模塑物104放置于第一模塑物102上方且环绕第二裸片103。在某些实施例中，第二裸片103至少部分地从第二模塑物104暴露。在某些实施例中，第二裸片103的一部分从第二模塑物104突出。在某些实施例中，第二裸片103的第二表面103b或侧壁103c部分地或完全地从第二模塑物104暴露。在某些实施例中，第二裸片103的整个第二表面103b皆从第二模塑物104暴露。在某些实施例中，第二裸片103的侧壁103c的一部分与第二模塑物104介接或与第二模塑物104接触，且第二裸片103的侧壁103c的另一部分从第二模塑物104暴露。在某些实施例中，第二裸片103的第二表面103b处于大体上高于第二模塑物104的顶部表面104a的水平的水平。在某些实施例中，第二表面103b或侧壁103c部分地或完全地暴露于周围环境。在某些实施例中，第二表面103b或侧壁103c不被任何组件覆盖或不与任何组件接触，使得第二裸片103中的感测元件可透过第二表面103b或侧壁103c感测、发射或接收来自周围环境的信号。

在某些实施例中，第二模塑物104包含凹槽104b。在某些实施例中，第二裸片103放置于凹槽104b内且与凹槽104b的侧壁接触。在某些实施例中，凹槽104b的宽度W1大体上与第二裸片103的宽度W2相同。在某些实施例中，第二模塑物104可为单层膜或复合物堆迭。在某些实施例中，第二模塑物104包含各种材料，例如模塑料、模塑底胶、环氧树脂、树脂或例如此类。在某些实施例中，第二模塑物104具有高导热性、低湿度吸收率及高挠曲强度。

在某些实施例中，第一介电层105放置于第一模塑物102上方。在某些实施例中，第一介电层105放置于第一模塑物102与第二模塑物104之间。在某些实施例中，第一介电层105放置于第一模塑物102与第二裸片103之间。在某些实施例中，第二裸片103的第一表面103a面向第一介电层105。在某些实施例中，第二裸片103的第一表面103a与第一介电层105介接。在某些实施例中，第一介电层105包含介电材料，例如氧化硅、氮化硅、碳化硅、氮氧化硅或例如此类。

在某些实施例中，第一互连结构106由第一介电层105环绕或放置于第一介电层105内。在某些实施例中，第一互连结构106在第一介电层105内且在第二裸片103与第一模塑物102之间延伸。在某些实施例中，第一互连结构106的一部分与第二导电垫103d耦合，使得第二裸片103透过第一互连结构106电连接到第一裸片101。在某些实施例中，第一互连结构106的所述部分从第一介电层105暴露。在某些实施例中，第二裸片103放置于第一互连结构106的从第一介电层105暴露的一部分上方。在某些实施例中，第一互连结构106包含导电材料，例如金、银、铜、镍、钨、铝、钯及/或其合金。

在某些实施例中，第二介电层107放置于第一模塑物102及第一裸片101上方。在某些实施例中，第二介电层107与第一裸片101的顶部表面101a介接。在某些实施例中，第二介电层107包含介电材料，例如氧化硅、氮化硅、碳化硅、氮氧化硅或例如此类。

在某些实施例中，第二互连结构108由第二介电层107环绕或放置于第二介电层107内。在某些实施例中，第二互连结构108在第二介电层107内延伸。在某些实施例中，第二互连结构108的一部分与第一导电垫101d耦合以电连接到第一裸片101。在某些实施例中，第二互连结构108的所述部分从第二介电层107暴露。在某些实施例中，第二互连结构108包含导电材料，例如金、银、铜、镍、钨、铝、钯及/或其合金。

在某些实施例中，连接件109放置于第二介电层107下方。在某些实施例中，连接件109与第二互连结构108电耦合。在某些实施例中，连接件109放置于第二互连结构108的从第二介电层107暴露的一部分下方或与第二互连结构108的从第二介电层107暴露的一部分耦合。在某些实施例中，凸块垫放置于第二互连结构108的所述部分上方，且连接件109放置于凸块垫上方。在某些实施例中，连接件109经配置以电连接到电路或导电结构。在某些实施例中，连接件109包含导电材料，例如包含焊料、铜、镍、金等。在某些实施例中，连接件109为导电凸块、焊球、球栅阵列(BGA)球、控制塌陷高度芯片连接(C4)凸块、微凸块、柱、棒或例如此类。在某些实施例中，连接件109呈球形、半球形或圆柱形形状。

在某些实施例中，导电通路110由第一模塑物102环绕。在某些实施例中，导电通路110延伸穿过第一模塑物102。在某些实施例中，导电通路110是延伸穿过第一模塑物102的贯穿经集成扇出通路(TIV)。在某些实施例中，导电通路110电连接到第一互连结构106或第二互连结构108。在某些实施例中，第一裸片101透过导电通路110电连接到第二裸片103。在某些实施例中，导电通路110包含导电材料，例如金、银、铜、镍、钨、铝、锡及/或其合金。

图2是根据本公开的各种实施例的半导体结构200的示意性剖面图。在某些实施例中，半导体结构200包含第一裸片101、第一模塑物102、第二裸片103及第二模塑物104，其等具有如上文所阐述或图1中所图解说明的类似配置。

在某些实施例中，第二模塑物104包含延伸穿过第二模塑物104的凹槽104b。在某些实施例中，第二裸片103放置于凹槽104b内。在某些实施例中，第二裸片103与第二模塑物104之间存在间隙。在某些实施例中，第二裸片103的第二表面103b及侧壁103c与第二模塑物104是分开的。在某些实施例中，第二裸片103的第二表面103b及侧壁103c完全地从第二模塑物104暴露且不与第二模塑物104接触。

在某些实施例中，凹槽104b的宽度W1大体上大于第二裸片103的宽度W2。在某些实施例中，第一介电层105放置于第一模塑物102与第二裸片103之间，且第一互连结构106放置于第一介电层105内，且凹槽104b放置于第一互连结构106的从第一介电层105暴露的一部分上方。在某些实施例中，第二裸片103的此部分或完全暴露允许第二裸片103执行感测功能。

图3是根据本公开的各种实施例的半导体结构300的示意性剖面图。在某些实施例中，半导体结构300包含第一裸片101、第一模塑物102、第二裸片103及第二模塑物104，其等具有如上文所阐述或者图1或图2中所图解说明的类似配置。

在某些实施例中，第二模塑物104包含放置于第二裸片103上方的凹槽104b。在某些实施例中，第二裸片103部分地由第二模塑物104覆盖。在某些实施例中，凹槽104b放置于第二裸片103的第二表面103b上方。在某些实施例中，第二模塑物104的顶部表面104a的水平大体上高于第二裸片103的第二表面103b的水平。在某些实施例中，第二裸片103的第二表面103b的一部分从第二模塑物104暴露。在某些实施例中，第二裸片103的侧壁103c完全地与第二模塑物104介接或与第二模塑物104接触。在某些实施例中，凹槽104b的宽度W1大体上小于第二裸片103的宽度W2。

图4到6分别是根据本公开的各种实施例的半导体结构(400、500或600)的示意性剖面图。在某些实施例中，半导体结构(400、500或600)分别包含第一裸片101、第一模塑物102、第二裸片103及第二模塑物104，其等分别具有如上文所阐述或图1到3中所图解说明的类似配置。

在某些实施例中，第一裸片101是倒置的，使得第一裸片101的顶部表面101a面向第二裸片103，而第一裸片101的底部表面101b远离第二裸片103而放置。在某些实施例中，第一裸片101的底部表面101b及侧壁101c与第一模塑物102介接，且第一裸片101的顶部表面101a从第一模塑物102暴露。在某些实施例中，第一裸片101的顶部表面101a与第一介电层105介接，第一介电层105放置于第一裸片101与第二裸片103之间。在某些实施例中，第一裸片101的第一导电垫101d电连接到放置于第一介电层105内的第一互连结构106。

在如图4中所展示的某些实施例中，第二模塑物104的顶部表面104a是弯曲表面。在某些实施例中，顶部表面104a呈凸形配置。在某些实施例中，第二裸片103包含放置于第二裸片103的第一表面103a下方的导电凸块103e。在某些实施例中，导电凸块103e电连接到第一互连结构106，使得第一裸片101透过导电凸块103e及第一互连结构106电连接到第二裸片103。在某些实施例中，第二模塑物104中的某些模塑物环绕导电凸块103e且放置于第二裸片103与第一介电层105之间。

在如图5中所展示的某些实施例中，第二裸片103放置于第二模塑物104的凹槽104b内。在某些实施例中，凹槽104b的侧壁104c是弯曲表面。在某些实施例中，侧壁104c远离第二裸片103而弯曲。在某些实施例中，侧壁104c呈凸形配置。

图7到10分别是根据本公开的各种实施例的半导体结构(700、800、900及1000)的示意性剖面图。在某些实施例中，半导体结构(700、800、900及1000)分别包含第一裸片101、第一模塑物102、第二裸片103及第二模塑物104，其等分别具有如上文所阐述或图1到3中所图解说明的类似配置。

在如图7及8中所展示的某些实施例中，半导体结构(700及800)分别包含放置于第一介电层105与第一裸片101之间的粘合剂115。在某些实施例中，粘合剂115包含胶、裸片附接膜(DAF)等。在某些实施例中，粘合剂115由第一模塑物102环绕。在某些实施例中，粘合剂115放置于第一裸片101的底部表面101b上方。

在如图9及10中所展示的某些实施例中，半导体结构(900及1000)分别包含放置于第二介电层107与第一裸片101之间的粘合剂115。在某些实施例中，粘合剂115由第一模塑物102环绕。在某些实施例中，粘合剂115放置于第一裸片101的底部表面101b上方。

图11是根据本公开的各种实施例的半导体结构1100的示意性剖面图。在某些实施例中，半导体结构1100是半导体结构(100、200或300)的组合。在某些实施例中，半导体结构1100包含第一裸片101及第一模塑物102，其等具有如上文所阐述或图1到10中的任一者中所图解说明的类似配置。在某些实施例中，半导体结构1100包含第二裸片(103-1、103-2、103-3)，所述第二裸片呈与图1到3中分别图解说明的第二裸片103类似的配置。在某些实施例中，半导体结构700包含第二模塑物104，所述第二模塑物呈与图1到3中分别图解说明的第二模塑物104类似的配置。在某些实施例中，第二模塑物104包含凹槽(104b-1、104b-2、104b-3)，所述凹槽呈与图1到3中分别图解说明的凹槽104b类似的配置。

在某些实施例中，半导体结构1100包含由第二模塑物104囊封的第三裸片111。在某些实施例中，第三裸片111为裸片、芯片或封装。在某些实施例中，第三裸片111毗邻于第二裸片(103-1、103-2或103-3)而放置。在某些实施例中，第三裸片111放置于第二裸片(103-1、103-2或103-3)中的两者之间。在某些实施例中，第三裸片111的厚度大体上小于第二裸片(103-1、103-2或103-3)的厚度。在某些实施例中，第三裸片111包含顶部表面111a、与顶部表面111a对置的底部表面111b、介于顶部表面111a与底部表面111b之间的侧壁111c及放置于顶部表面111a上方的第三导电垫111d。在某些实施例中，第二模塑物104的顶部表面104a处于大体上高于第三裸片111的底部表面111b的水平的水平。在某些实施例中，第三裸片111的底部表面111b及侧壁111c与第二模塑物104接触。

在本公开中，还公开制造半导体结构(100、200、300、400、500、600、700、800、900、1000或1100)的方法。在某些实施例中，通过方法1200而形成半导体结构(100、200、300、400、500、600、700、800、900、1000或1100)。方法1200包含若干操作，且说明及图解不视为对操作的顺序的限制。图12是制造半导体结构(100、200、300、400、500、600、700、800、900、1000或1100)的方法1200的实施例。方法1200包含若干操作(1201、1202、1203、1204、1205及1206)。

在操作1201中，提供或接收第一裸片101，如图12A中所展示。在某些实施例中，第一裸片101为裸片、芯片或封装。在某些实施例中，第一裸片101包括适合于特定应用的多种电路。在某些实施例中，第一裸片101具有如上文所阐述或图1到11中的任一者中所图解说明的类似配置。在某些实施例中，提供载体112以用于暂时支撑第一裸片101及随后放置于载体112上的其它组件。在某些实施例中，载体112为衬底或晶片。在某些实施例中，载体112包含硅、玻璃、陶瓷或例如此类。在某些实施例中，第一裸片101的顶部表面101a放置于载体112上方。

在操作1202中，形成第一模塑物102，如图12B中所展示。在某些实施例中，第一模塑物102囊封第一裸片101。在某些实施例中，第一裸片101的底部表面101b及侧壁101c与第一模塑物102接触。在某些实施例中，第一模塑物102通过转移成型、注入成型或任何其它适合操作而形成。在某些实施例中，第一模塑物102具有如上文所阐述或图1到11中的任一者中所图解说明的类似配置。

在如图12C中所展示的某些实施例中，导电通路110由第一模塑物102环绕。在某些实施例中，导电通路110延伸穿过第一模塑物102。在某些实施例中，导电通路110通过去除第一模塑物102的一部分以形成开口且将导电材料放置到所述开口中而形成。在某些实施例中，导电材料通过电镀、无电式电镀或其它适合操作而放置。在某些实施例中，开口通过光刻及蚀刻操作而形成。在某些实施例中，导电通路110的一部分从第一模塑物102暴露。在某些实施例中，导电通路110具有如上文所阐述或图1到11中的任一者中所图解说明的类似配置。

在如图12D中所展示的某些实施例中，在第一模塑物102上方形成第一介电层105及第一互连结构106。在某些实施例中，第一介电层105通过旋转涂覆、化学气相沉积(CVD)或任何其它适合操作而放置于第一模塑物102上方。在某些实施例中，第一互连结构106放置于第一介电层105内。在某些实施例中，第一介电层105通过光刻及蚀刻操作而图案化。在某些实施例中，第一互连结构106通过去除第一介电层105的一部分且然后放置导电材料而形成。在某些实施例中，导电材料通过电镀、无电式电镀或其它适合操作而放置。在某些实施例中，第一互连结构106电连接到导电通路110。在某些实施例中，第一互连结构106的一部分从第一介电层105暴露。在某些实施例中，第一介电层105及第一互连结构106具有如上文所阐述或图1到11中的任一者中所图解说明的类似配置。

在操作1203中，将第二裸片(103-1、103-3)放置于第一模塑物102上方，如图12E中所展示。在某些实施例中，第二裸片(103-1、103-3)安装于第一模塑物102上方。在某些实施例中，第二裸片(103-1、103-3)放置于第一互连结构106的从第一介电层105暴露的部分上方以与第一互连结构106或第一裸片101电连接。在某些实施例中，第二裸片(103-1、103-3)的第一表面(103a-1、103a-3)放置于第一介电层105上方。在某些实施例中，第二裸片(103-1、103-3)的第二导电垫(103d-1、103d-3)放置于第一互连结构106上方且电连接到第一互连结构106。在某些实施例中，第二裸片(103-1、103-3)具有如上文所阐述或图1到11中的任一者中所图解说明的类似配置。

在某些实施例中，第三裸片111放置于第一模塑物102上方，如图12E中所展示。在某些实施例中，第三裸片111安装于第一模塑物102上方。在某些实施例中，第三裸片111放置于第一互连结构106的从第一介电层105暴露的部分上方以与第一互连结构106或第一裸片101电连接。在某些实施例中，第三裸片111的第三导电垫111d放置于第一互连结构106上方且电连接到第一互连结构106。在某些实施例中，第三裸片111具有如上文所阐述或图11中所图解说明的类似配置。

在操作1204中，将模套113放置于第二裸片(103-1、103-3)、第一模塑物102及第三裸片111上方，如图12F中所展示。在某些实施例中，模套113经配置以用于形成模塑物。在某些实施例中，模套113呈预定形状或配置。在某些实施例中，模套113包含从模套朝向第一模塑物102突出的突出部113a。在某些实施例中，突出部113a放置于第二裸片103-3上方或毗邻于第二裸片103-1而放置。在某些实施例中，突出部113a放置于第一介电层105或第一互连结构106上方或者与第一介电层105或第一互连结构106接触。在某些实施例中，模套113包含钢制品或例如此类。在某些实施例中，离型膜(release film)放置于模套113的面向第一模塑物102及第二裸片(103-1、103-3)的表面上方。

在操作1205中，将模塑料114放置于模套113与第一模塑物102之间，如图12G中所展示。在某些实施例中，用模塑料114填充由模套113、第二裸片(103-1、103-3)及第一介电层105定义的空间。在某些实施例中，模塑料114环绕突出部113a。在某些实施例中，模塑料114包含模塑料、模塑底胶、环氧树脂、树脂或例如此类。

在操作1206中，形成第二模塑物104，如图12H中所展示。在某些实施例中，在将模塑料114固化之后形成第二模塑物104。在某些实施例中，在形成第二模塑物104之后去除模套113。在某些实施例中，第二裸片(103-1、103-3)由第二模塑物104环绕。在某些实施例中，第三裸片111由第二模塑物104囊封。在某些实施例中，第二裸片(103-1、103-3)至少部分地从第二模塑物104暴露。在某些实施例中，第二模塑物104通过转移成型、压缩成型、印刷成型或任何其它适合操作而形成。

在某些实施例中，第二模塑物104包含凹槽(104b-1、104b-2、104b-3)。在某些实施例中，凹槽(104b-1、104b-2、104b-3)的侧壁与模套113的突出部113a的外表面共形。在某些实施例中，凹槽104b-1环绕第二裸片103-1。在某些实施例中，凹槽104b-2延伸穿过第二模塑物104。在某些实施例中，凹槽104b-3放置于第二裸片103-3上方。

在某些实施例中，第二模塑物104通过将模塑料114放置于第二裸片(103-1、103-3)、第三裸片111及第一介电层105上方且将模套113的突出部113a插入到模塑料114中而形成。在某些实施例中，在插入模套113的突出部113a之后，形成凹槽(104b-1、104b-2、104b-3)，且凹槽(104b-1、104b-2、104b-3)的侧壁与突出部113a的外表面共形。

在如图12I中所展示的某些实施例中，另一第二裸片103-2放置于凹槽104b-2内。在某些实施例中，第二裸片103-2与第二模塑物104之间存在间隙。在某些实施例中，第二裸片103-2的第二表面103b-2及侧壁103c-2与第二模塑物104是分开的。在某些实施例中，第二裸片103-2的第二表面103b-2及侧壁103c-2完全地从第二模塑物104暴露且不与第二模塑物104接触。在某些实施例中，第二裸片103-2透过第一互连结构106电连接到第一裸片101。在某些实施例中，第二模塑物104具有如上文所阐述或图1到11中的任一者中所图解说明的类似配置。

在如图12J中所展示的某些实施例中，去除载体112，且在第一裸片101的第一模塑物102及顶部表面101a上方形成第二介电层107及第二互连结构108。在某些实施例中，第二介电层107通过旋转涂覆、化学气相沉积(CVD)或任何其它适合操作而放置。在某些实施例中，第二互连结构108放置于第二介电层107内。在某些实施例中，第二介电层107通过光刻及蚀刻操作而图案化。

在某些实施例中，第二互连结构108通过去除第二介电层107的一部分且然后放置导电材料而形成。在某些实施例中，导电材料通过电镀、无电式电镀或其它适合操作而放置。在某些实施例中，第二互连结构108电连接到导电通路110。在某些实施例中，第二互连结构108的一部分从第二介电层107暴露。在某些实施例中，第二介电层107及第二互连结构108具有如上文所阐述或图1到11中的任一者中所图解说明的类似配置。

在如图12J中所展示的某些实施例中，连接件109放置于第二互连结构108的一部分下方以电连接到第二互连结构108。在某些实施例中，连接件109通过植球、上焊料、模板印刷或其它适合操作而放置。在某些实施例中，连接件109具有如上文所阐述或图1到11中的任一者中所图解说明的类似配置。在某些实施例中，形成半导体结构1100。在某些实施例中，半导体结构700具有如图11中所图解说明的半导体结构700的类似配置。

在本公开中，公开一种具有改进的半导体结构。所述半导体结构包含至少部分地从模塑物暴露的裸片或封装。从模塑物暴露裸片的表面的预定部分或裸片的预定表面。具有经暴露部分或经暴露表面的所述裸片促进预定感测功能。

在某些实施例中，一种半导体结构包含：第一裸片；第一模塑物，其囊封所述第一裸片；第二裸片，其放置于所述第一模塑物上方且包含第一表面、与所述第一表面对置的第二表面及介于所述第一表面与所述第二表面之间的侧壁；及第二模塑物，其放置于所述第一模塑物上方且环绕所述第二裸片，其中所述第二裸片的所述第一表面面向所述第一模塑物，且所述第二裸片至少部分地由所述第二模塑物覆盖。

在某些实施例中，所述第二裸片的所述第二表面或所述侧壁部分地或完全地由所述第二模塑物覆盖。在某些实施例中，所述第二裸片的所述第二表面处于高于所述第二模塑物的顶部表面的水平的水平。在某些实施例中，所述第二裸片的所述第二表面部分地由所述第二模塑物覆盖，或所述第二模塑物包含放置于所述第二裸片的所述第二表面上方的凹槽。在某些实施例中，所述第二裸片的所述第二表面处于低于所述第二模塑物的顶部表面的水平的水平。在某些实施例中，所述半导体结构进一步包含毗邻于所述第二裸片而放置且由所述第二模塑物囊封的第三裸片。

在某些实施例中，所述半导体结构进一步包含毗邻于所述第二裸片而放置且至少部分地由所述第二模塑物覆盖的第三裸片。在某些实施例中，所述第三裸片的厚度小于所述第二裸片的厚度。在某些实施例中，所述第二模塑物的顶部表面处于高于所述第三裸片的表面的水平的水平。在某些实施例中，所述半导体结构进一步包含：介电层，其放置于所述第一模塑物与所述第二裸片之间；及互连结构，其放置于所述介电层内以电连接所述第二裸片与所述第一裸片。在某些实施例中，所述半导体结构进一步包含延伸穿过所述第二模塑物的导电通路。

在某些实施例中，一种半导体结构包含：第一裸片；第一模塑物，其囊封所述第一裸片；第二裸片，其放置于所述第一模塑物上方且包含第一表面、与所述第一表面对置的第二表面及介于所述第一表面与所述第二表面之间的侧壁；及第二模塑物，其放置于所述第一模塑物上方且环绕所述第二裸片，其中所述第一表面面向所述第一模塑物，所述第二模塑物包含凹槽，所述第二裸片放置于所述凹槽内，且所述第二裸片的所述第二表面及所述侧壁与所述第二模塑物是分开的。

在某些实施例中，所述第二裸片的所述第二表面及所述侧壁被完全地暴露。在某些实施例中，所述凹槽的宽度大于所述第二裸片的宽度。在某些实施例中，所述半导体结构进一步包含：介电层，其放置于所述第一模塑物与所述第二裸片之间；及互连结构，其放置于所述介电层内，所述凹槽放置于所述互连结构的一部分上方。在某些实施例中，所述第二裸片放置于所述互连结构的所述部分上方。

在某些实施例中，一种制造半导体结构的方法包含：提供第一裸片；形成第一模塑物以囊封所述第一裸片；将第二裸片放置于所述第一模塑物上方；将模套放置于所述第二裸片及所述第一模塑物上方，其中所述模套包含从所述模套朝向所述第一模塑物突出的突出部；将模塑料放置于所述模套与所述第一模塑物之间；及形成第二模塑物以环绕所述第二裸片，其中所述第二裸片至少部分地由所述第二模塑物覆盖，且所述放置所述模塑料包含用所述模塑料环绕所述模套的所述突出部。

在某些实施例中，所述方法进一步包含：形成延伸穿过所述第二模塑物的凹槽；将第三裸片放置于所述凹槽内；将所述模套的所述突出部插入到所述模塑料中；将所述模套的所述突出部放置于所述第二裸片的表面上方；将介电层放置于所述第二裸片与所述第一模塑物之间；在所述介电层内形成互连结构；将所述突出部放置于所述互连结构的一部分及所述介电层的一部分上方；及去除所述模套；或将离型膜放置于所述模套的面向所述第一模塑物及所述第二裸片的表面上方。

在某些实施例中，所述第二模塑物的所述凹槽的侧壁与所述模套的所述突出部的外表面共形。在某些实施例中，所述第二模塑物通过转移成型、压缩成型或印刷成型操作而形成。

前述内容概述了数项实施例的构件，使得所属领域的技术人员可优选地理解本公开的方面。所属领域的技术人员应了解，所属领域的技术人员可容易地使用本公开作为用于设计或修改用于实施本文中所介绍的实施例的相同目的及/或达成本文中所介绍的实施例的相同优点的其它工艺及结构的基础。所属领域的技术人员还应认识到，此些等效构造并不背离本公开的精神及范围，且在不背离本公开的精神及范围的情况下，此些等效构造在本文中可做出各种改变、替代及变更。

符号说明

100 半导体结构

101 第一裸片

101a 顶部表面

101b 底部表面

101c 侧壁

101d 第一导电垫

102 第一模塑物

103 第二裸片

103-1 第二裸片

103-2 第二裸片

103-3 第二裸片

103a 第一表面

103a-1 第一表面

103a-3 第一表面

103b 第二表面

103b-2 第二表面

103c 侧壁

103c-2 侧壁

103d 第二导电垫

103d-1 第二导电垫

103d-3 第二导电垫

103e 导电凸块

104 第二模塑物

104a 顶部表面

104b 凹槽

104b-1 凹槽

104b-2 凹槽

104b-3 凹槽

104c 侧壁

105 第一介电层

106 第一互连结构

107 第二介电层

108 第二互连结构

109 连接件

110 导电通路

111 第三裸片

111a 顶部表面

111b 底部表面

111c 侧壁

111d 第三导电垫

112 载体

113 模套

113a 突出部

114 模塑料

115 粘合剂

200 半导体结构

300 半导体结构

400 半导体结构

500 半导体结构

600 半导体结构

700 半导体结构

800 半导体结构

900 半导体结构

1000 半导体结构

1100 半导体结构

W1 宽度

W2 宽度