【技术领域】
本发明涉及半导体芯片制作技术领域，特别地，涉及一种垂直双扩散场效应晶体管(vdmos)及其制作方法。
背景技术：
垂直双扩散场效应晶体管(vdmos)的漏源两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。垂直双扩散场效应晶体管(vdmos)的最重要的性能参数就是工作损耗，工作损耗可以分为导通损耗，截止损耗和开关损耗三部分。其中导通损耗由导通电阻决定，截止损耗受反向漏电流大小影响，开关损耗是指器件开关过程中寄生电容充放电带来的损耗。为了满足功率器件适应高频应用的要求，降低功率器件的开关损耗，提高器件的工作效率，具有重要的意义。
功率器件的开关损耗大小由寄生电容大小决定，寄生电容可以分为栅源电容，栅漏电容和源漏电容三部分。其中栅漏电容对器件的开关损耗影响最大，栅漏电容可以分为氧化层电容和耗尽层电容两部分，氧化层电容受栅氧厚度影响，耗尽层电容受工艺和器件结构影响较大。栅漏电容直接影响到器件的输入电容和开关时间,输入电容增大,从而使器件开关时间延长，进而增大开关损耗。
目前常规工艺制成的vdmos器件结构中，由于jfet区域电阻率直接影响导通损耗，目前常用工艺为了降低jfet电阻，会在制造过程中进行一次n型注入，以降低jfet区电阻。但n型注入是全片注入，非jfet区也会进行注入，进而影响器件性能。
有鉴于此，有必要提供一种垂直双扩散场效应晶体管及其制作方法，以解决现有技术存在的上述问题。
技术实现要素：
本发明的其中一个目的在于为解决上述问题而提供一种垂直双扩散场效应晶体管及其制作方法。
一种垂直双扩散场效应晶体管，其包括n型衬底、形成于所述n型衬底上的第一层n型外延、形成于所述第一层n型外延表面的第一沟槽与第二沟槽、形成于所述第一沟槽与第二沟槽中的p型外延、形成于所述第一层n型外延及所述p型外延上的第二层p型外延、贯穿所述第二层p型外延且对应所述第一沟槽与第二沟槽之间的第一层n型外延层的第三沟槽、位于所述第三沟槽中的第二层n型外延、位于所述第二层p型外延表面且对应所述第一沟槽的第一n型注入区、位于所述第二层p型外延表面且对应所述第二沟槽的第二n型注入区、贯穿所述第一n型注入区并延伸至所述第二层p型外延的第一p型注入区、贯穿所述第二n型注入区并延伸至所述第二层p型外延的第二p型注入区、依次形成于所述第二层p型外延、所述第二层n型外延、所述第一、第二n型注入区上的氧化硅层与多晶硅层、贯穿所述氧化硅层及多晶硅层且对应所述第一n型注入区与p型注入区的第一开口、贯穿所述氧化硅层与多晶硅层且对应所述第二n型注入区及所述第二p型注入区的第二开口、形成于所述多晶硅层上、所述第一、第二及第三n型注入区上的介质层、贯穿所述介质层且对应所述第一n型注入区与第一p型注入区的第一通孔、贯穿所述介质层且对应所述第二n型注入区与第二p型注入区的第二通孔。
在一种实施方式中，所述晶体管还包括第一金属层，所述第一金属层形成于所述介质层上，所述第一金属层还经由所述第一通孔连接所述第一n型注入区与第一p型注入区，所述第一金属层也经由所述第二通孔连接所述第二n型注入区与第二p型注入区。
在一种实施方式中，所述晶体管还包括第二金属层，所述第二金属层形成于所述n型衬底远离所述第一层n型外延的表面。
在一种实施方式中，所述第一、第二沟槽中的p型外延的电阻率小于所述第二层p型外延的电阻率。
在一种实施方式中，所述第一沟槽与所述第二沟槽均包括上半部分及下半部分，所述上半部分的宽度大于所述下半部分的宽度。
一种垂直双扩散场效应晶体管的制作方法，其包括以下步骤：
提供具有n型衬底的第一层n型外延，在所述第一层n型外延依形成第一氧化硅层；
使用第一光刻胶作为掩膜，刻蚀所述第一氧化硅层，形成贯穿所述第一氧化硅层并延伸至所述第一层n型外延中的第一沟槽与第二沟槽；
去除所述第一氧化硅层，在所述第一及第二沟槽中形成p型外延及在所述第一层n型外延上形成第二层p型外延；
刻蚀所述第一沟槽与第二沟槽之间的第二层p型外延形成贯穿所述第二层p型外延且对应所述第一层n型外延的第三沟槽；
在所述第三沟槽中形成所述第二层n型外延；
在所述第二层n型外延对应所述第一沟槽的位置形成第一p型注入区，在所述第二层n型外延对应所述第二沟槽的位置形成第二p型注入区；
形成位于所述第二层p型外延表面且对应所述第一沟槽的第一n型注入区、位于所述第二层p型外延表面且对应所述第二沟槽的第二n型注入区，其中所述第一p型注入区贯穿所述第一n型注入区并延伸至所述第二层p型外延，所述第二p型注入区贯穿所述第二n型注入区并延伸至所述第二层p型外延；
依次形成位于所述第二层p型外延、所述第二层n型外延、所述第一、第二n型注入区上的第二氧化硅层与多晶硅层、贯穿所述第二氧化硅层及多晶硅层且对应所述第一n型注入区与第一p型注入区的第一开口、贯穿所述第二氧化硅层与多晶硅层且对应所述第二n型注入区及所述第二p型注入区的第二开口、形成于所述多晶硅层上、所述第一、第二及第三n型注入区上的介质层、贯穿所述介质层且对应所述第一n型注入区与第一p型注入区的第一通孔、贯穿所述介质层且对应所述第二n型注入区与第二p型注入区的第二通孔。
在一种实施方式中，所述制作方法还包括以下步骤：形成第一金属层，所述第一金属层形成于所述介质层上，所述第一金属层还经由所述第一通孔连接所述第一n型注入区与第一p型注入区，所述第一金属层也经由所述第二通孔连接所述第二n型注入区与第二p型注入区。
在一种实施方式中，所述制作方法还包括以下步骤：形成第二金属层，所述第二金属层形成于所述n型衬底远离所述n型外延区的表面。
在一种实施方式中，所述第一、第二沟槽中的p型外延的电阻率小于所述第二层p型外延的电阻率。
在一种实施方式中，所述刻蚀所述第一氧化硅层，形成贯穿所述第一氧化硅层并延伸至所述第一层n型外延中的第一沟槽与第二沟槽的步骤可以包括以下步骤：
相较于现有技术，本发明提供的垂直双扩散场效应晶体管及其制作方法中，可以减少器件的寄生电容、jfet区导通电阻进而减少功率器件功耗。具体地，由于多晶硅下耗尽层的形状对栅漏电容有较大影响，该方法通过外延形成jfet区，进而减小多晶硅形成的寄生电容大小，降低jfet区电阻。通过外延，实现jfet区域局部电阻率降低，不需要进行多次离子注入。不影响器件其它位置，提高了器件性能。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明提供的垂直双扩散场效应晶体管的剖面结构示意图。
图2至图10是图1所示垂直双扩散场效应晶体管的制作方法各步骤的剖面结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明提供的垂直双扩散场效应晶体管的剖面结构示意图。所述垂直双扩散场效应晶体管包括n型衬底、形成于所述n型衬底上的第一层n型外延、形成于所述第一层n型外延表面的第一沟槽与第二沟槽、形成于所述第一沟槽与第二沟槽中的p型外延、形成于所述第一层n型外延及所述p型外延上的第二层p型外延、贯穿所述第二层p型外延且对应所述第一沟槽与第二沟槽之间的第一层n型外延层的第三沟槽、位于所述第三沟槽中的第二层n型外延、位于所述第二层p型外延表面且对应所述第一沟槽的第一n型注入区、位于所述第二层p型外延表面且对应所述第二沟槽的第二n型注入区、贯穿所述第一n型注入区并延伸至所述第二层p型外延的第一p型注入区、贯穿所述第二n型注入区并延伸至所述第二层p型外延的第二p型注入区、依次形成于所述第二层p型外延、所述第二层n型外延、所述第一、第二n型注入区上的氧化硅层与多晶硅层、贯穿所述氧化硅层及多晶硅层且对应所述第一n型注入区与p型注入区的第一开口、贯穿所述氧化硅层与多晶硅层且对应所述第二n型注入区及所述第二p型注入区的第二开口、形成于所述多晶硅层上、所述第一、第二及第三n型注入区上的介质层、贯穿所述介质层且对应所述第一n型注入区与第一p型注入区的第一通孔、贯穿所述介质层且对应所述第二n型注入区与第二p型注入区的第二通孔、第一金属层及第二金属层。
所述第一金属层形成于所述介质层上，所述第一金属层还经由所述第一通孔连接所述第一n型注入区与第一p型注入区，所述第一金属层也经由所述第二通孔连接所述第二n型注入区与第二p型注入区。所述晶体管还包括第二金属层，所述第二金属层形成于所述n型衬底远离所述第一层n型外延的表面。
所述第一、第二沟槽中的p型外延的电阻率小于所述第二层p型外延的电阻率。所述第一沟槽与所述第二沟槽均包括上半部分及下半部分，所述上半部分的宽度大于所述下半部分的宽度。
请参阅图2至图10，所述垂直双扩散场效应晶体管的制作方法包括如下步骤s1-s10。
步骤s1，请参阅图2，提供具有n型衬底的第一层n型外延，在所述第一层n型外延依形成第一氧化硅层。
步骤s2，请参阅图3-6，使用第一光刻胶作为掩膜，刻蚀所述第一氧化硅层，形成贯穿所述第一氧化硅层并延伸至所述第一层n型外延中的第一沟槽与第二沟槽。进一步地，所述步骤s2可以包括以下步骤：
请参阅图4，进行湿法刻蚀使得所述第一氧化硅层形成对应所述第一沟槽且宽度大于所述第一沟槽的第一蚀刻窗口，以及形成对应所述第二沟槽且宽度大于所述第二沟槽的第二蚀刻窗口，
请参阅图5，去除所述第一光刻胶；及
请参阅图6，使用所述第一氧化硅层作为掩膜，利用所述第一刻蚀窗口与第二刻蚀窗口刻蚀所述第一层n型外延，使得所述第一沟槽的上半部分的宽度大于下半部分的宽度以及使得所述第二沟槽的上半部分的宽度大于下半部分的宽度。
步骤s3，请参阅图7，去除所述第一氧化硅层，在所述第一及第二沟槽中形成p型外延(即第一层p型外延)以及在所述第一层n型外延上形成第二层p型外延。具体地，形成所述第一层p型外延后，可以进行化学机械抛光去除表面的p型外延，但是保留所述第一沟槽与第二沟槽中的p型外延表面，然后在形成所述第二层p型外延。所述第一层p型外延(包括所述第一沟槽与所述第二沟槽中的p型外延)的电阻率小于所述第二层p型外延。
步骤s4，请参阅图8，刻蚀所述第一沟槽与第二沟槽之间的第二层p型外延形成贯穿所述第二层p型外延且对应所述第一层n型外延的第三沟槽。所述刻蚀可以为干法刻蚀。
步骤s5，请参阅图9，在所述第三沟槽中形成所述第二层n型外延。
步骤s6，请参阅图10，在所述第二层n型外延对应所述第一沟槽的位置形成第一p型注入区，在所述第二层n型外延对应所述第二沟槽的位置形成第二p型注入区。
步骤s7，请参阅图1，形成位于所述第二层p型外延表面且对应所述第一沟槽的第一n型注入区、位于所述第二层p型外延表面且对应所述第二沟槽的第二n型注入区，其中所述第一p型注入区贯穿所述第一n型注入区并延伸至所述第二层p型外延，所述第二p型注入区贯穿所述第二n型注入区并延伸至所述第二层p型外延。
步骤s8，请参阅图1，依次形成位于所述第二层p型外延、所述第二层n型外延、所述第一、第二n型注入区上的第二氧化硅层与多晶硅层、贯穿所述第二氧化硅层及多晶硅层且对应所述第一n型注入区与第一p型注入区的第一开口、贯穿所述第二氧化硅层与多晶硅层且对应所述第二n型注入区及所述第二p型注入区的第二开口、形成于所述多晶硅层上、所述第一、第二及第三n型注入区上的介质层、贯穿所述介质层且对应所述第一n型注入区与第一p型注入区的第一通孔、贯穿所述介质层且对应所述第二n型注入区与第二p型注入区的第二通孔。
步骤s9，请参阅图1，形成第一金属层，所述第一金属层形成于所述介质层上，所述第一金属层还经由所述第一通孔连接所述第一n型注入区与第一p型注入区，所述第一金属层也经由所述第二通孔连接所述第二n型注入区与第二p型注入区。
步骤s10，请参阅图1，形成第二金属层，所述第二金属层形成于所述n型衬底远离所述n型外延区的表面。
相较于现有技术，本发明提供的垂直双扩散场效应晶体管及其制作方法中，将非沟道区域的多晶硅通过所述第三开口断开,同时在断开处的第三开口进行n型注入形成所述第三n型注入区进而减小多晶硅形成的寄生电容大小，降低jfet区电阻。进一步地，在一种实施方式中，n型注入采用多次注入，通过能量剂量调整，优化注入区杂质分布。通过自对准注入，实现jfet区域局部电阻率降低，不影响器件其它位置，提高了器件性能。进一步地，通过自对准注入形成第一及第二p型注入区域，也降低了制造成本，提高了器件性能。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。