双注入场效应晶体管的制作方法

专利名称:双注入场效应晶体管的制作方法
技术领域：
内的技术人员应能认识到在晶体管160中，由栅极162进行的使晶体管截止的操作使用了与上述讨论的VMIT有关的工作原理。因此，栅极162和每个电极46和52之间的间距163a和163b的相对大小可以变化，以增强栅极162帮助截止的能力。特别是，栅极与方向偏置或与栅极处于同电位的那个载流电极间的间距可以增大，而栅极与另一载流电极间的间距可以相应地减小。
图30B示出了DIFET165，其结构及工作情况与图30A中的DIFET160相似，但其第二栅极162却是另一种设置。晶体管165中，第二栅极162包括若干个电极部分或电极单元(如162a或162b)，它们互相之间以及和阴极46阴极52之间都水平隔置开。栅极部分162a和162b中的每一个最好象图30A中的栅极162那样横跨导电层48中的导电沟道的整个宽度，且每一个非常接近层48的中心位置，并通过绝缘层164把它们隔开。栅极部分162a和162b也可以象栅极162那样来形成，先淀积一层合适的导电材料(如金属)，然后用光刻或其他常规手段形成分离的各单元。
去掉加在栅极50上，以使晶体管165导通的偏置电压，晶体管165的导通沟道将会截止。在栅极部分162a和162b上加上一个或多个合适的电压，晶体管165将会更彻底地截止。举个例子来说，栅极部分162a和162b被加上相同的偏置电压(可以是任何电压)，从各个栅极部分延伸的感应场使间隔163c和各栅极部分之上的层48的中央部分161呈电中性，也就是说，在这一部分中不存在电位置。因此，载流子沿部分161的运动只是扩散引起的结果，这就大大减小了载流子通过这一部分的运动速度，实质上增加了这一部分的有效电阻，从而增加了整个层48的有效电阻。再举个例子，在栅极部分162a和162b上加上相同的电压，这个电压可以是高于、也可以是低于分别加到阴极46和阳极52上的电压。就载流电极中的某一个而言，这样的一个电压将使层48中的至少一部分反向偏置。这个偏置将有效地防止载流子在该结上的注入，从而大大减小了载流电极之间的载止电流。
栅极部分162a和162b可以具有这样的结构，即它们之间的电连接通过一个纵向的连接线(图中未画出)来实现，这个连接线可用与栅极部分相同的材料在形成栅极部分的同时形成。如果该晶体管以上面两个例子讨论过的方式工作，那就非常方便。
再举一例，栅极部分162a和162b可以象图30B所示的那样互相电绝缘，并对它们加上不同的电压，使晶体管165截止得更彻底。例如，在栅极部分162a和162b上分别加上5v和0v电压，在没有过大电压加到栅极50上的情况下，将会产生一个势垒，这个热垫垒强烈地阻止电子及空穴沿层48的中央部分161的流动或扩散，因此，就可以在晶体管165的第一栅极上不加电压时大大地减小截止电流。本技术领域：
中的技术人员会认识到，在这个例子中，栅极部分162a和162b之间电位差可以变化，比方说可从十分之几伏变化至远高于5伏。
虽然图29B至30B所示的实施例是双极场效应管，本技术领域：
内的技术人员将会容易地意识到这些器件的结构和工作原理也适合于使用在单极场效应管中。特别是，只要简单地把层52从p+型材料换成n+型材料，即可用与图29B、30A和30B中的晶体管相同的基本结构形成新颖的横向单极型a-Si合金IGFET。
横向晶体管150、155、160和165可以采用薄膜淀积技术来形成，这项技术在前面关于图1中所示的纵向晶体管40的形成时已经描述了。除非另有说明，这些横向晶体管中，沟道层48的厚度最好为200至10，000埃，欧姆接触层46和52的厚度最好为100至500埃，金属接触层44和54的厚度最好为500至3000埃，绝缘层152厚度最好为200至5000埃，栅极层50最好为500至3000埃厚。
虽然本发明可用横向结构来构成(如图29A至30B所示)，但是，可以相信，对于一些应用，使用纵向结构(如图1至图28所示的那些)更好。这是因为使用纵向淀积技术制造极间距离短的电极时，制造容易。本发明的纵向实施例还有易于制造具有多个导电窗口51的晶体管的优点，这种窗口51能使晶体管传送更大的电流。
图31示出了一个横向形成的双极薄膜晶体管170，其导电栅极层50淀积在一绝缘衬底42上。下一步栅极绝缘层152淀积在栅极50上或者以其他方式在栅极50上形成。如果需要的话，还可把绝缘层152进行退火，以减少内部缺陷的数目和改进它的绝缘性能，这有可能把绝缘层做得更薄。接着淀积非晶半导体层48。再下面就可以使用光刻技术在图31中的各个位置上有选择地淀积接触n+层46和接触的p+层52以及它们各自上面的金属层44和54。和晶体管150相比，这个晶体管170的结构减小了它的栅极50和各载流电极间的电容，且容易制造。
晶体管170有助于图解说明本发明的横向DIFET和横向单极FET可以由许多方式来构成。例如，晶体管160和165可以和晶体管170类似，具有这样的结构，栅极50作为器件的底层，栅极162作为器件的顶层。
晶体管150至170都具有这样的特点，即它的极间电容显著地减小，这是因为栅极层50和两个电流通路电极间的交迭已被减小到最小程度。在应用中，如果这些晶体管作为不需要很高速度的增强型场效应管来使用。则最好使用沟道长度为5-10微米至几十微米或更长一些的器件，这是因为不仅可以用廉价的光刻技术来实现这些特征尺寸，而且当DIFET处于截止状态时这种沟道具有更高的有效电阻率。阳极和阴极间电压较低时，双极FET截止(即栅极上不加电压)时的沟道电阻，正象上面引用的哈克(Hack)等人著的杂志文章中所讨论的那样，是正向偏置的p-i-n二极管载流子注入的函数。而且，它还取决于沟道的长度，与沟道截面积成反比关系。因此，本技术领域：
的技术人员可以容易认识到改变器件的几何形状就能改变截止状态下的电阻。此外，还可对沟道进行掺杂，以改变沟道电阻和/或改变载流子的寿命。在用本征a-Si∶H沟道材料制成的常规的TFT中，为了提高跨导和减少截止时间，沟道长度常被减到最小。当利用标定的栅极电压使得晶体管导通时，沟道的电导率正象上面提到的那样，在典型情况下是相当低(电子迁移率高达1.0cm2/V-s)的。然而使用本发明的双极TFT，沟道长度就可以长得多，这是因为沟道中的双极电流的缘故，这样就使跨导得到明显的改善;而且由于上面解释的载流子的复合，也大大减小截止时间。
在本技术领域：
内众所周知，所需的栅极工作电压越低越好，绝缘层152在能避免隧道穿通或击穿的前提下越薄越好。如上所述，在双极场效应晶极管中，由于导电沟道中第二种载流子即少数载流子的缘故，空间电荷的电中和在任何给定的栅极电压下都能产生一导电沟道，这沟道比使用工作在增强型的单极绝缘栅场效应管所产生的沟道大体更宽。因此，本技术领域：
内的技术人员将意识到与通常单极绝缘栅FET相比较，双极场效应管可以工作在更低的栅极电压。
图32示出了一个简化测试电路的示意图，该电路是用来测试本发明的原型场效应管180的，在图中该晶体管是以部分剖面图的形式画出的。FET180是一个四端器件。它有两个载流铝电极44和182，这两个电极下面有n+欧姆接触层46和52;还有一个铝电极54(下面有p+欧姆接触层54)和一本征a-Si∶H层48;FET180还有一氮化硅制成的栅极绝缘层152和一个铝栅电极50。FET180做在一玻璃基片(图中未画出)上。各层的大约厚度如下栅极50为1，000埃;绝缘层152为2，000埃;本征层48为5，000埃;欧姆接触层46，52和184为500埃;金属电极44、54和182为1000埃。电极44、54和182及它们之间的水平距离185用光刻方法来限定和形成。相邻电极间的间距185和187大约为20微米，这大约为p+电极52和n+电极46间的沟道长度。两个n+电极46和184之间的沟道长度大约为60微米，因为它除了p+电极52的长度外还包括了间隔距离187，52电极长度大约为20微米。沟道的宽度大约为1，000微米，这使得n+电极46和p+电极52形成的双极p-i-n FET的W/L比达到大约50，而使n+电极46和184形成的单极n-i-n FET的W/L比大约为16.7。
场效应晶体管180的测试电路包括一个常规的波形记录器，该记录器有两个可变的直流电压源186和188，分别提供栅极电压VG和漏极-源极的电压VDS或阳极-阴极之间的电压VAK。两个状态开关190和192(在图32中处于关断状态)通过接通开关190和关断开关192，可以使场效应晶体管180成为单极n-i-n场效应晶体管，也可以通过关断开关190和接通开关192，使场效应晶体管180成为双极p-i-n场效应晶体管。参照场效应晶体管180构成的这两种场效应晶体管里的导电沟道的相对位置，图32中大致示出了它们的电子和空穴的运动方向。
图33中示出了在不同的栅极电压下，由场效应晶体管180构成的n-i-n场效应晶体管的各种不同的ID-VDS曲线。图34中示出了在不同的栅极电压下，p-i-n场效应晶体管的各种不同的IA-VAK曲线。我们对图33和34中的数据-考虑了几何尺寸和沟道尺寸的差别-所进行的分析表明，图34中双极场效应晶体管的曲线仅仅能够通过相同尺寸、场效应迁移率约为5的单极n-i-n a-Si∶H场效应晶体管得到。另外，我们的分析还表明，如果双极场效应晶体管的导电沟道深度大约比具有相同尺寸的单极n-i-n a-Si∶H场效应晶体管厚5倍的话，那么也可以获得这种结果。基于上述理由，可能发生这种情况，增大电流，因而实际沟道深度的增加将相应变小。尽管如此，我们还是确信，与同时建立和测试的单极n-i-n场效应晶体管相比较，试验用双极场效应晶体管中的沟道深度实际增加了，如场效应晶体管180的本征层48中的点线194和虚线196所示，它们分别代表前述的场效应晶体180的双极和单极场效应晶体管工作中导电沟道可能的边界。
晶体管180可以成为具有超增强型的单极场效应晶体管，其工作方式如同变为双极场效应晶体管。为了作为普通的单极场效应晶体管工作，需要将开关190接通、开关192关断。为了工作在它的超增强型模式，必须将开关190关断、开关192接通。另外，开关190可以持续接通或用导线短接197和198而予以省略，分别关断和接通开关192，来选择普通和超增强型工作模式。当开关190和192双双接通，场效应晶体管180成为四端DIFET。当同时接同开关190和192时，对实验性场效应晶体管180所做的测试表明，几乎所有电流经n+电极52，并且几乎没有电流流经p+电极214。
四端DIFET的其它实施例如图35至40所示。以下的讨论说明，这些DIFET中，至少一种是如何通过各种不同的“载流子平衡”技术和结构，更容易地达到在导电沟道中空穴和电子数目之间更好的平衡的，该技术和结构导致更大的电流容量、光发射甚至激光作用。
图35A表示本发明的另一个不同的实施例，它与图32中的场效应晶体管180类似。场效应晶体管210具有分开放置的p+电极54和212(它们下面的层52和214为欧姆接触层)，一个下面有n+欧姆接触层46的铝电极44，非晶态半导体材料(例如a-Si∶H)的本征层48，栅绝缘材料152，以及栅极电极50。p+电极52和n+电极46之间分开的距离185，比n+电极46和p+电极214之间分开的距离187大很多。因此，比之场效应晶体管180做为四端场效应晶体管工作时，在整个器件的更大部分产生大的双极电流。
图35B表示场效应晶体管215，215除了将n+欧姆接触层46连同阴极44的位置与p+欧姆接触层214连同漏极212的位置作了交换之外，其它部分与图35A中的场效应晶体管210相似。对电极46和214施加同样的电压，比之图35A的器件，这种结构允许导电沟道中的更多的空穴进入漏极，并有助于加强层48的整个沟道长度中的双极电流。由于场效应晶体管210和215也是能够既做为双极元件也做为单极元件工作的四端器件，所以每个都能以图32中所示器件的所有方式工作，以下讨论的其它四端场效应晶体管也是这样。
本发明的另一个四端双极场效应晶体管的实施例示于图36。晶体管230的上半部分与普通的绝缘栅型场效应晶体管类似，具有栅极50，栅极绝缘层152以及分别与金属电极54和44连接的n欧姆接触层52和46。晶体管230的下半部分最好做在一块绝缘衬底(未示出)上，并且由截然不同的两部分组成，左半部是绝缘材料232，右半部是导电层234(例如金属)，在该导电层上淀积一层p+半导体材料236。(绝缘部分232仅仅是提供一个平表面，如果需要的话，在它上面可以效上下一层材料，也可以不放)。下一层48是搀杂半导体材料或本征半导体材料，最好淀积基本上是本征的非晶硅合金。一旦层48经过淀积或用其它方法制成，上面的层可以用图29所描述的类似技术淀积或制成。导电层234最好为500至3，000埃厚。欧姆接触层46，52和236的厚度不超过500埃，这是因为任何附加的厚度对提高这些欧姆接触层有效地将载流子注入进本征层48的能力都不会有明显的效果。
以重搀杂的同型半导体材料制成的晶体管230的导电极52和46可以分别叫做源极S和漏极D。源极S也可以叫做阴极K，这是由于相对于阳极A来说，它加负偏压。源极、漏极互相分开放置，每个电极与大体上为本征的非晶态半导体合金层有电接触，通过对绝缘金属栅极50和源极、漏极之间施加的适当的偏压，在该非晶层中感应出第一种极性的载流子(例如电子)的导电沟道。晶体管230还包括叫做阳极A(或有时叫做基极)的第四电极，它由金属层234和半导体层236构成，该半导体层被重掺杂，其掺入杂质类型与源极和漏极中掺入的杂质类型相反，因此从源极52注入相反极性的载流子。第一极性载流子(即电子)由源极S注入本征层48，在层48中，电子沿导电沟道进入漏极46或基极236，第二极性载流子(即空穴)由阳极A注入本征层48，并力图朝上向着导电沟道中的相反极性的载流子移动，以及水平地向着源极S漂移，这是由于存在电场的缘故，这电场是由存在于导电沟道中的电子的负空间电荷产生的局部电场和由源极-漏极电压和阳极-阴极电压所感应产生的电场。在本发明的双极晶体管器件230中以这种方式注入的空穴通常含分布在整个导电沟道，在导电沟道中，它们与本征材料里的复合中心的电子复合。复合电流很大，因此器件中的电流传导增强了。
当p+电极236(即阳极A)与电路分开，(如图36中的双态开关240关断的情况下)，晶体管230表现为一个标准平面n-i-n a-Si场效应晶体管。因此，它具有图36中虚线244画出的很浅的沟道242。当阳极A与图36中的电路接上，即当开关240接通时，栅极断开，晶体管230的工作状态没有显著变化，但是栅极接通，变化就很显著了。当栅极50不加电压，流出p+接触层236的关态电流较小，特别是如果阳极和阴极间的距离相对较大(例如5至10微米)。当施加正电压(例如+10V)使得栅极接通时，电子一开始就会在虚线242所示的沟道区域中积累，但是从p+接触层236汲取并进入沟道区域的空穴中和了几乎所有的负电荷，这样大大减小了导电沟道242中由电子产生的自屏蔽场，它使得栅极50的外加电场进一步扩展到本征层238中(如前所述那样)。材料中增加的电子和空穴填充了本征层238中占相当百分比的陷阱因此，使得大量的自由载流子(即导带中的电子和价带中的空穴)为沟道电流作出贡献。沟道尺寸也增大了很多，这是由于注入的空穴和空间电荷的中和作用使得栅极电场进一步扩展到沟道中，如代表双极沟道可能的边界的点线246所示。由于一种极性载流子(即电子)的数目此相反极性载流子〔即空穴〕的数目略多，调制通过晶体管的电流仍是可能的。
本领域的技术人员能够理解，如果晶体管230成功地将电子的准费米能级推进到接近于导带，本征层48中有大量的陷阱或缺陷态，该晶体管就产生电致发光。通过对非晶态半导体材料层238加进合金成分来改变带隙宽度，就能够改变电致发光的波长。非晶硅合金的带隙约为1.7电子伏特，这与电磁光谱的深红范围的波长是一致的。含有如碳、氮或氧等元素的硅合金的带隙能够变宽，含有如锗、锡或硼等元素的硅合金的带隙可以变窄。关于如何调整各种非晶态半导体材料的带隙的附加的详细资料，见于奥夫金斯基(Ovshinsky)等人1982年获得的美国专利4，342，044号(该专利此处作为参考文件)以及其它光电技术的专利及出版物。从前面的论述还可看出，晶体管230能够象发光二极管(LED)那样用来发光。如图36中，光线248是从层48的侧面247发出的，该侧面是通过刻蚀并去掉层54、52和48的一部分形成的。
为了在双极场效应晶体管中得到最大电流，必须调整层48中、尤其是导电沟道中的主要和补偿两种载流子的浓度，以便获得最佳空间电荷中和。这增加了沟道宽度和/或电流密度，这允许栅极感应电场去调制层48中的最大可能数量的载流子。图36，37和38揭示了三种获得这种最佳空间电荷中和典型方法，在DIFET工作期间，由于层48中存在自由载流子，以及由层48中任何的离化杂质(如果存在的话)产生的电荷和积累在层48中的缺陷态(任何)的捕获电荷(任何)，所以用来获得这种中和的任何技术最好应该考虑以上的电荷。
在图36所示的场效应晶体管230中，通过仔细选择基极电极的p层234和沟道区242之间的重叠部分249的大小，来获得最佳中和，重叠部分249增加，将引起空穴注入的增加。注入进DIFET230的层48中的空穴数量，随着源极注入的电子数量的变化而变化，而后者又随着任何给定的场效应晶体管的栅偏压和阳极-阴极电压的变化而变化。对于一个四端DIFET在给定尺寸和给定工作电压范围的条件下，为了获得最佳平衡而需要重叠的准确尺寸，可以通过对不同大小的重叠量进行实验来确定。
本发明的另一个四端DIFET的实施例示于图37，除了载流电极的导电类型相反以及基极电极236和沟道区242的重叠部分249减小了以外，其结构与图36的DIFET230类似。DIFET255是本发明的四端器件的一个最佳实施例，它的层48是由非晶硅合金制成的，这是由于电子是做为补偿载流子。在a-Si FETs中，由于电子带迁移率比空穴带迁移率高4或5，所以就需要这样做。当偏置电压使场效应晶体管230导通时，栅极就产生直接作用在多数载流子(即空穴)上的电场，空穴需要场助以获得相当高的场效应迁移率。
通过控制由基极电极236注入进层48的载流子，图37所示的器件能够获得最佳中和。这可以很容易地通过调节加在基极236的电压来实现，该基极电压的大小是相对于加有电压的漏极而言的。当基极和漏极处于大约等电位的情况下，从基极236来的电子注入水平最高。显著降低相对于漏极的基极电压，能够使电子注入超过上述最高水平，这被认为是不希望的，因为这将导致在漏极和基极之间产生大量的不受栅极电压控制的正偏二极管电流。相对于漏极214的电压，升高基极234的电压，来对该二极管反向偏置，可阻止漏极-基极电流。加到基极的电压可以取自将电源加到漏极的同一个电源。该电压可以通过例如关断、接通开关240和/或改变可变电阻器258加以控制。另外，它也可以由加到接线端259上的、独立控制的电流源或电压源VA得到。对于任何一个给定的四端场效应晶体管(例如场效应晶体管280)，所需要的漏极和基极间的准确电位差，可以通过试验很容易地确定。
图38表示另一个四端场效应晶体管260，其结构与图35B中的场效应晶体管215非常相似，并能以同样的方式工作。场效应晶体管260中的最佳中和是这样实现的仔细选择与有源半导体层48有紧密接触的p+电极层52和n+电极层46的有效表面积，以达到当场效应晶体管260加合适的栅极电压导通的时候，对于一给定的阳极-阴极电压，为层48提供正确的空穴、电子比。增大电极的有效面积能向层48注入更多的与电极材料同种电荷的载流子，尽管我们希望这种关系是非线性的。在场效应管260中，n+电极层46的有效面积应为层46和层48之间重叠部分262的面积。p+电极层52的有效面积应为层48和52之间重叠部分264的面积。对于在层52(或层46)与层48之间形成界面的任何给定的半导体材料-注入材料的结合而言，载流了注入率(即在界面上加一定偏置的情况下，每单位面积注入的载流子数)，可以很容易地由实验决定。然后选择(或由实验决定)两个接触面的有效面积，以在场效应晶体管的所要求的工作电压下，优化空间电荷的中和。
必须注意的是，在图38所示的器件中，当空间电荷更接近于平衡时，很少有载流子离开层48而进入p+漏极电极214。这是因为在层48中空穴的复合比被接触层214收集要容易得多。当空间电荷中和达到了最佳状态时;更多的陷阱被填充，并且辐射复合在整个载流子复合中占较高的比例。因此，DIFET260能够发射出大量的光。具有适当构造及采用最佳中和的本发明的其它DIFET也可以如下图所示的那样用来发光。
图39表示一种a-Si合金三端场效应晶体管270，p+电极和n+电极的尺寸不同，正象前面所描述的那样，利用电极的有效面积匹配，有助于获得最佳中和，场效应晶体管270的基本构造方式与图31的场效应晶体管170相同，只是经过一套附加的工序如涂光刻胶、光刻和显影，这是为了沿层44、46、48和52做出垂直的外侧271和274，沿层52、54和层44、46分别做出垂直的内侧272和273(为图所示)。侧面271和272之间的水平距离用来限定p+层52的有效面积的一维尺寸，侧面273和274之间的水平距离用来限定n+层46的有效面积的一维尺寸，如同集成电路器件设计习惯一样，如果DIFET270做直线设计，则距离262和264之比决定层46和52的有效面积之比。
图39器件中的层48可以由一组子层48d和48e组成(如图所示)。应该指出，子层48e与栅极绝缘层152被子层48d隔开。另一方面，层48也可由单层半导体材料构成。在前一种情况下，每个子层的带隙都是截然不同的，这使得DIFET270能以两种或两种以上的波长作选择发射(例如可见光)。发射光的波长可以小于带隙宽度，特别是在非晶态材料中，那里大量的缺陷态还没有填充。例如，层48d可以由基本上为本征的非晶硅合金制成，它的带隙为1.7电子伏特(对应于发射波长约为7300埃或更长)。例如，层48e可以由基本上为本征的非晶硅合金加入大量碳制成，以便产生大于1.7电子伏特的带隙，例如为2.5电子伏特(对应于发射波长约为5000埃或更长)，在工作状态下，随着栅极电压的增加，DIFET270的空间电荷区宽度也增加。因此，适当改变施加的栅极电压，DIFET270的输出光的光谱也能随之改变。场效应晶体管270由选择的第一栅极电压驱动，由于载流子在层48d中复合，主要以一个波长发射;由第二栅极电压驱动，由于载流子在层48d和48e中复合，则产生两种波长的发射，当能带弯曲区域的厚度，延伸进层48d时，则产生前者的结果;当能带弯曲区域的厚度穿过全部层48d，并延伸进层48e相当长一段距离时，则产生后者的结果。
一个具有单一同质层48的DIFET(如上述后一种情况所提到的)，也可以通过改变栅极电压，使其在不同的频率发射光。具体地说，不管电子和空穴准费米能级位于部分未填充的缺陷态或位于扩展态，由DIFET产生的发射光的频率可在两个或多个可区别的频率(或窄频带)之间调制，通过调制栅极电压，这些可区别的频率含理地相互接近，以便改变电子和空穴准费米能级之间的能量差。如果准费米能级确实位于扩展态，提高栅极电压将促使其进一步伸入扩展态。
DIFET光发射的幅度或强度也能通过改变栅极电压而改变。光发射的幅度，甚至频率，也能通过调制所施加的阳极-阴极间的电压而改变，因为这将也会影响DIFET中的电流。然而，后一种技术可能要比改变栅极电压调制方法需要大得多的调制功率，因而，不认为是一种理想的方法。
所产生的光可穿过在电极46和52之间的上水平表面269从DIFET270射出，如金属54和44做得足够厚以致基本上阻挡或反射这些发射，那么外侧面271和274将不会给光提供出口。如果需要的话，可用适当厚度的反光材料层来阻挡光从其它表面散失。也可以通过用透明的导电材料(如氧化铟锡或氧化锡)形成栅极层50，并用透明材料(如玻璃)做衬底42，使光从DIFET270的底部射出。
图40A为本发明的一个三端场效应晶体管275，它具有一个光学谐振腔，并用非晶半导体材料，最好是非晶硅合金，形成固态半导体激光器。此DIFET激光器275的结构方式可与图39的场效应晶体管270的相似，但需要增加覆盖差不多整个器件的顶绝缘层276和在器件中央的顶金属层277。
熟悉固态激光器技术的人们均知道，固态激光器半导体中的基本发光机理，就是导带电子和价带空穴的直接复合。在一个合适的Fabry-Parot光学谐振腔里，当一个光脉冲能在谐振腔里往返一次而不衰减时，光激射阈就达到了，它满足下例公式R2R1exp〔(g-a)2w〕＝1其中R2，R1＝在谐振腔端的反射率g＝每一单位长度的增益a＝每一单位长度的吸收w＝谐振腔宽度谐振腔厚度(即，层48的厚度)最好是尽可能接近要发射的光子的四分之一波长的偶数倍，以减少光学损耗。众所周知，在非晶硅器件技术中，由淀积非晶材料组成的多层结构的每一层的厚度精确地控制。通过选择DIFET275中的不同材料，这些层之间的折射率能获得光学上明显的改变，从而形成具有半导体激光器所需的重要的内部反射的光学谐振腔。在DIFET275中一个或多个选择层的沟道长度、沟道宽度和厚度可以选择，以形成一个合适的光学谐振腔。在一种结构中，半导体层48可以是二分之一或一个波长厚。在半导体层48、绝缘层152和256之间的界面形成一组有间隔的平面谐振腔表面。侧表面271和274形成可能的另一组平面谐腔表面，前后表面278和281形成可能的又一组平面谐振腔表面。如果在这些不同表面上界面的反射率足够高，此光学谐振腔本身可适于产生在DIFET275中的激光作用。
如果要求光学谐振腔具有更高的内部反射率，绝缘层152和276可采用对产生的相干光的波长基本上透明的材料来制作，以便第二组平面反射谐振腔的表面可在这些绝缘层与金属栅极层50和金属覆盖层277界面之间形成。在半导体激光技术界中所知道的任何合适的绝缘材料都可以使用。氮化硅、氧化硅或者高解电常数的绝缘体(如氧化锂)均可令人满意。绝缘层152和276可用不同的材料。选用于绝缘层276的材料的加工温度不应高到会损坏层48的电子或光学特性。图40B是场效应晶体管275的一部分的放大图，它表明了在器件中各层最佳相对厚度与被产生的相干光波长之间函数关系。请注意，欧姆接触层46和52的厚度亦可以类似方式来控制，以形成与层44和52的部分界面。在图40B所示类型的另一种最佳结构中，层48为半波长厚。还可以采用其它结构，这结构把光学谐振腔各组反射面以间距为四分之一波长的偶数倍分隔开。
在图40B所示类型的激光结构中，层50和277最好采用对激光波长具有高反射率的材料。例如如果半导体层48由非晶硅合金构成，用银、铜、金、铬或铝做为层50和277的高反射率材料可令人满意。最好也用高反射率材料覆盖构成光学谐振腔的侧面垂直侧表面271和274。形成光学谐振腔后端的垂直表面281最好也覆盖有反光性绝缘材料，要不然以任何合适的或传统的方式实现，使之形成具有基本上反射的端面，并且该端面不会使阳极至阴极短接。形成光学谐振腔前端的垂直表面278最好部分反射，以提高两个谐振腔端之间的激光作用。这也可以通过使用绝缘材料或以任何传统的或合适的方式来达到。如图40A所示，可形成金属层52和54以给侧表面271和274提供上述反光性覆盖物。由一个具有如刚才所述的若干组反射谐振腔端面、反射侧面和后表面的光学谐振腔，它提供了增加内部反射，这使在较低输入功率下实现激光作用变得较容易。
将还要讲到，DIFET275对最大电流处理能力具有理想的中和作用。如果实践证明通过使电极46和52的有效面积相匹配来达到或保持该中和作用太难时，那么在本发明的DIFET激光器中可用图36或37的实施例中所教的利用基极电极中和来代替。如果DIFET275被非常充分地驱动，在层48的a-Si合金半导体材料中足够的缺陷态应得到填充，以将电子和空穴准费米能级分别推入导带和价带，由于缺陷态或陷阱应基本上得到填充，所以允许发生有效能级的直接复合，从而产生光子发射。此时，假设光学谐振腔表面和端均充分具有反射性，则将达到光激射阈，相干光发射将发生。由于层50和277大量地阻挡光线，并且由于侧面和后表面最好做成基本上是反射端面，那么大部分相干光将从层48的垂直前表面278发射出去，如宽箭头279所示。为了把在DIFET275主轴282方向的激光作用扩大到最大限度(该主轴在前后谐振腔端面之间延伸)，最好利用比较大的W/L沟道比。把DIFET 275中的沟道长度减少至几微米或更小，这才有可能增大电流，允许DIFET275在较低输入功率下实现相干光发射。对于本发明的激光DIFET考虑了脉冲波和连续波(CW)工作。CW工作可能需要某种形式的散热或冷却。这可以利用在半导体激光技术领域：
众所周知的技术的任何方式提供。
如前所述关于图39，通过调制所施加的栅极电压或通过调制载流电极之间的电压来调制本发明的光发射DIFET的输出光的幅度和频率是可能的。这些调制技术也能用在本发明的DIFET激光器中。例如，由于上述光学谐振腔保证了在谐振腔标称谐振频率的一个比较窄的频带内的所选频率上谐振，所以DIFET激光器的频率调制是可能的。因此，通过借助栅电压的改变来对光振幅或频率进行调制，本发明的发光和激光DIFET都可用于传输信息。因为仅对栅极驱动进行调制，因此不需要较大功率的放大器或开关。另外，内行人应理解，在需要时，通过适当改变所加栅电压，本发明的发光和激光DIFET可在“关”态和“开”态间进行转换。换言之，较低功率的栅极信号就能控制DIFET的光输出。这是由本发明的DIFET所固有的高功率增益的所保障的，并体现了优于两端点发光二极管和激光器(在其中主驱动功率必须由独立激励功率元件进行“关”和“开”态之间的转换)的重要一点。这种通过改变栅极电压进行的光调制可以几十或几百兆赫的速率进行，这使本发明的发光和激光DIFET在通信和计算机及其他应用方面非常有价值。
图29至40显示了本发明的DIFET的各种横向实施例，它们主要工作在增强型。图43显示了增强型DIFET的一种纵向实施例。图43中的DIFET285可用与图19B的晶体管80a所用的相似的工艺步骤制作。DIFET285包括衬底42，具有金属层44和n+型a-Si欧姆接触层46的底电极;被底绝缘层62、侧绝缘层152a和152b以及顶绝缘层64的绝缘材料所包围的金属栅极50;和包括由p+型a-Si欧姆接触层和金属层54的顶电极。DIFET285还包括至少一个窗口51p，该窗口在顶和底电极之间伸延，并通过栅极50和栅绝缘层62和64。窗口51p充满了大致本征的a-Si半导体材料48，48形成了顶和底电极间的电流通路。正如就本发明的其它纵向实施例所解释的，可改变DIFET285各层的厚度，以适应不同工作电压。例如，作为说明例子，DIFET285的各层的厚度可为如下金属层44和54，300至1，500埃;欧姆接触层46和52-500至1，500埃;顶、侧和底绝缘层62和64-300至1，000埃;金属栅层50-4，000至20，000埃。绝缘层152a和152b间的窗口51p(如图所示)的平均尺寸可为约半微米至几微米。
为制作DIFET285，可在开始时把层44、46、62、50和64淀积成连续层(即其上没有开口)。随后，可在层64顶上淀积光致抗蚀剂，在曝光和显影，以留下尺寸与图43所示窗口51p的底部相符的胶窗口。此后，可对该结构进行等离子刻蚀，以产生窗口51p并形成层64、50和62(如图43所示)。也可采用离子铣(窗口51p的V形形状是由于光致抗蚀剂掩膜的钻蚀造成的，这在较厚的层50上刻孔时是经常发生的。)随后，在把光致抗蚀剂除掉之后，淀积绝缘层152a和152b(如图所示)。如果在区域46a中由绝缘层淀积工序所来的物质过多，可用定向的反应离子刻蚀将其除掉，这样做将除掉区域46a中的多余物质，但栅极绝缘层152a和152b不会除掉过多。接着淀积本征层48和p+欧姆接触层52。其后，若需要，可通过刻蚀，或离子铣从层64上除掉本征材料，以及绝缘层152a和152b的淀积留在那里的任何多余物质，而将剩出的结构弄平。最后，可随后淀积层152和金属层54，从而完成DIFET285的制作。
根据所加栅电压，可增强或减小DIFET285的阳极54或阴极44间的正偏二极管电流。为使DIFET285工作于增强型，可把阴极44接地，并给阳极加上几伏的偏压，同时把足够的正电压加到栅极50上。这样在大致于p+电极52和n+电极46之间延伸的本征层48中产生出大致纵向的导电沟道242a和242b。为图示目的，导电沟道242a和242b的外边界分别用虚线244a和244b表示。欧姆接触层46和52各有一积累区，其中含有与累积区导电类型相应的高密度载流子，它们从其中向外延伸。例如，p+电极层52带有积累区52a，其中包括有伸入本征层48至少约1，000埃的多余空穴(如点线52b所示)。类似地，n+电极层46带有向外延伸至少1，000埃向积累区46a(如点线46b所示)。导电沟道242a和242b伸入积累区46a和52a中，因而保证了沿该沟道运行的载流子不会碰到本征层48中的较高电阻区。因此，各导电沟道的总导电率是非常高的。
由于DIFET285的沟道长度短，并工作于增强型，故它能在很高的电流密度和很高的开关速率下工作。借助于本发明的技术，特别是有关纵向晶体管结构的技术，内行人应能容易地设计并制作出属于本发明范围之内的其它增强型纵向DIFET结构。
虽然本发明晶体管的双极实施例在上面被一般地描述为带有分别由n+和p+半导体材料制作的层46和52，内行人应理解到，层46和52在许多实施例中可由p+和n+型半导体材料制成，而不改变这些实施例的基本行为和性能。同样，在上面被一般地描述为双极的各种实施例，如晶体管95、100、110、130和140，可由相同导电类型的材料构成的欧姆接触层46和52制成，而被作成单极器件。在这类晶体管的单极实施例中(如，那些用作逻辑门的晶体管)，可采用设置在电流通路电极之间的栅电极的同样组合，但电流通路电极间的栅电极的相对位置、栅电极间的间距和加在栅极和电流通路电极上的电压进行调整，以补偿本发明的双极晶体管和单极晶体管间工作特性的不同。其它可能的变化对内行人来说也是明显的。例如，在本发明的各种VMIT实施例的大部分中，显示为未绝缘的栅层可用与图15和18所示的类似的方法进行绝缘。
这里，本发明的描述是参考薄膜晶体管器件进行的，该器件由非晶材料(如非晶硅合金)制成的半导体区或层构成，然而，也可采用非晶硅合金以外的半导体材料。内行人也应容易地理解本发明对于用适当近乎微晶、近乎多晶或其它薄膜半导体材料制成的TFT的适用性。作为说明而非限定，可用包括辉光放电淀积、化学汽相淀积、溅射、蒸发、离子度等的技术，淀积这些半导体材料，以及绝缘层和金属层及电极层。
为制造外延生长型的，或用单片单晶或在单晶片上制造的新颖单晶晶体管，行家应理解在此所公开的新型晶体管结构和原理的适用性。通过反应本发明的技术，这些人可容易地对传统晶体FET进行修改，以利用本发明的新颖结构和工作原理。在S.M.Sze的“半导体器件物理”(PHYSICS OF SEM ICONDUCTOR DEVICES，1981年第二版的第431-496页，讨论了一些传统的单晶MOSFET，包括若干具有短沟道长度的，这些都可进行各种修改。其第312-358页描述了一些可以这样进行修改的传统晶体JFET和MESFET。因此Sze这篇论文的引用部分被选作参考文献。在许多情况下，把传统FET转变为这里公开的一般型式的双极FET仅需一点结构改动，即把这些传统FET中的电流载流电极之一改变成相反导电类型的半导体材料。
图41A至42B为本发明在单晶FET器件的适用性提供了简要说明。图41A显示了制作在适当单品衬底282上的本发明的绝缘栅场效应管。图41A中衬底282的晶体最好是从足够纯或基本本征(即未掺杂)的半导体材料(如硅)外延生长出来。或者，衬底282也可用掺杂晶体材料制作，只要采用已知的适当防范措施或步骤来尽量减小电极和衬底间的漏电流。衬底282覆盖有(如1，000至2，000埃)绝缘膜284(如二氧化硅或氮化硅)，膜内开有窗口286和288，以分别使漏电极290与p+扩散区292，源极294与n+区296实现欧姆接触。绝缘层284使栅极298同p+区292、n+扩散区296、及位于p+和n+区之间的基本本征半导体区300实现电绝缘。区300最好是扩散区292和296之间的衬底282的未掺杂部分。p+区292和漏极290分别对应于29A中的p+层52和晶体管150的金属层54。晶体管280的源极294和n+扩散区296对应于晶体管150的金属电极44和n+层46。晶体管280的导电沟通或区300在功能上对应于晶体管150的非晶半导体层48，因为150的导电沟道就位于层48中。
除了导电区306掺杂有施主或n型杂质，以促进该导电沟道中的电子传导之外，图41B的双极晶体305和图41A的晶体管280的结构完全相同。实际上，区306的掺杂浓度应大大低于n+或p+区的掺杂浓度。最佳掺杂浓度可随器件几何尺寸和所需阀值电压而变。沟道区306最好由轻掺杂n型半导体构成(内行人有时称之为n-型或nu型半导体)。由于沟道306是由这种施主材料构成，晶体管305作为双极n沟道MOSFET时，其功能最好。换言之，在晶体管305的工作中，当把正偏压加到栅极298上，从而把过剩电子抽入沟道306时，达到了最佳电流。
图41C显示了本发明的另一种单晶衬底器件实施例，除了其导电区312由掺有受主或p型杂质的本征材料制成，以促进空穴在该导电沟道中的传导之外，它基本上与图41A的晶体管280相同。沟道区312最好是受主半导体材料或由轻掺杂p型半导体材料制成(有时称之为p-型或pi型半导体)。双极晶体管310的最佳多数载流子是空穴，而不是电子。通过在栅极298上加质偏压，可把空穴抽向栅极，从而形成为道。
在工作中，晶体管280、305和310都将流过双极电流。然而与具有类似尺寸的几何形状的传统单晶单极绝缘栅晶体管相比，在加有同样电压的情况下，在各沟道中两种载流子的同时存在增大了电流密度和沟道深度。
在传统p沟增强型MOSFET中，沟道区一般由轻掺杂n型材料构成，而漏和源扩散区由p+型材料构成。类似地，在传统n沟增强型MOSFET中，沟道区一般由轻掺杂p型材料构成，而源和漏扩散区一般由n+型材料构成。当这种MOSFET截止时，由于沟道和扩散区间的一个结受到反向偏置，因而能达到极高的沟道电阻。由于DIFET280中的导电区300是由本征单晶材料构成，故当栅极298和沟道长度不是太短时，导电区300具有相当高的电阻。相反地，图41B和图41C所示的单晶DIFET掺有与主要载流子型号相同的杂质。在这点上，它们类似于耗尽型MOSFET，其源和漏极之间的沟道一般扩散与源和漏扩散区类型相同的杂质。这样，不存在能截断两个电极间电流的反偏结。其掺杂浓度很高且沟道长度较短，这些晶体管的截止电流可能不能够适当低。然而，在具有相同沟道长度和nu型或pi型沟道区的晶体管中，由于较低掺杂使电阻率增加，其关闭电流(在不加栅压时可以足够低。这样，对适当长的沟道长度，通过限制晶体管205的nu型沟道或晶体管210的pi型沟道中的掺杂量，就可在栅极未加电压时，在这些晶体管中获得适当低的关闭电流。然而，最好通过在这些晶体管的栅极加上偏压，来关闭它们的沟道。这种栅偏压产生的电场倾向于使主要载流子离开沟道区，从而使主要载流子数目大大减少，否则主要载流子会在沟道区中形成漂移电流。如前所述，主要载流子数目的减少会减少补偿载流子。然而，该偏压不应过大，以免产生出主要由相反性的载流子构成的沟道。
图41A至41C的晶体管可用单晶技术中众所周知的技术制作。简要地说，适于制作晶体管280的一种技术包括(1)在单晶硅片上生长本征衬底(例如，厚为5至25微米);(2)在整个硅片上生长一薄层绝缘材料;(3)用光刻刻蚀工艺除去窗口286处的绝缘层，并对该窗口进行隔离扩散，使p型杂质通过该窗口透入i型外延层，从而形成p+区292;(4)在除掉该绝缘层的余留部分之后，生长新的绝缘层，用光刻技术刻出窗口288，并通过该窗口把n型杂质扩散到本征层282中，以形成n+区296;(5)除去余留的绝缘材料，生长新的绝缘层，光刻刻出一组与286和288相对应的窗口，在窗口286与288内制作掺杂区和金属电极间的欧姆接触;(6)在整个硅片上真空淀积一层薄的铝膜，并随后用光刻技术将所有的不需要铝刻蚀掉，留下漏极290、源极294和栅极298所需的铝图形。
为制作图41B的晶体管305，可用刚叙述的基本工艺，但要作如下修改在步骤(3)之前，绝缘材料用掩膜掩蔽，进行刻蚀，以开孔，欧姆接触层296和298及n型或nu型沟道区306位置就位于此。随后，通过该孔，可用n型杂质对衬底282进行轻掺杂，以制成格外长的nu型沟道区。随后可按上面的步骤(3)继续进行加工。内行人应能理解到，随后形成的重掺杂扩散区292和296将完全起压过或掩盖住区292和296中的淀积的n型或nu型层的作用，从而使沟道306恢复到所需的长度(如图42B所示出)。
内行人应理解，图41C的晶体管可用类似于制作晶体管305的方法制作。当然，也可采用更先进的集成电路制作技术，来制作图41A至41C所示的单片晶体管器件。
如前所述，可容易地对许多常规FET结构(非晶、多晶、晶体等)进行修改，从而成为本发明的双极FET或DIFET。在图42中提供了一个这类例子。图42A是连成互补MOS倒相器320(如图42B所图示)的两个本发明DIFET或单晶体管的剖视图。应注意到，图42B画出了两个改过的MOSFET电路符号，每个都带有两个而非通常的一个箭头，以表示我们的新型FET，即DIFET的双极电流。各符号中的全箭头代表在p型和n型半导体材料间形成的二极半导体结，而各符号中的半箭头表示n+和n-半导体材料，或p+与p-半导体材料间形成的欧姆半导体结。众所周知，通过在同一基片上，采用互补p沟和n沟增强型MOS晶体管，CMOS器件把功耗降到了非常低的水平，图42A中的晶体管Q1是p沟器件，晶体管Q2是n沟器件。在倒相器320中，阴极K和阳极A2连在一起，且栅极G1和G2连在一起。这两个晶体管Q1和Q2是串联的，当公共栅极端G处于逻缉1或逻缉0时，在任何时刻二者中仅有一个导通。由于在任何一种逻辑态中，都有一晶体管关闭，该倒相器320的静止功耗为泄漏电流和加到阴极K2上的电源电压(-VDD)的乘积。内行人应理解，通过组合图42B所示的简单倒相器电路，可以制出更复杂的数字电路(如“或非”门、“与非”门的触发器。
如内行人所能理解的，本发明可按与这里所具体描述的不同的方式进行实施。例如，行家能容易地通过对选自本发明的各实施例的器件进行逻缉的和直接的组合，设计并制作出其它的DIFET和VMIT结构(包括逻缉门)。因此，应当理解的是，在所附权利要求
的范围内，本发明可按与上面所具体描述的不同的方法进行实施。
权利要求
1.一种固态电子器件它包括响应外加电压，将双极性载流子注到器件的半导体材料主体中的电流通路的装置，其特征在于具有大体沿上述电流通路的长度方向施加电场，用以增加上述电流通路中的双极性电流的电场装置，上述施加的电场与由上述所加电压感应出来的电场不同。
2.如权利要求
1所述的电子器件，其中，上述半导体材料或者是基本上本征的或者是掺杂的。
3.如权利要求
1所述的电子器件，其中，上述半导体材料选自一组包括单晶半导体材料，基本上为多晶的半导体材料，基本上为微晶的半导体材料，以及基本上为非晶的半导体材料在内的半导体材料。
4.如权利要求
1所述的电子器件，其中，上述半导体材料为非晶硅合金。
5.如权利要求
1所述的电子器件，其中，电场装置至少包括一个适于接受所加控制电压的控制电极，上述控制电极大体沿上述电流通路的长度方向延伸并紧靠着上述电流通路。
6.如权利要求
1所述的电子器件，其进一步的特征在于上述电场装置包含有用于将上述控制电极和上述电流通路间的漏电流减至最小的势垒装置。
7.如权利要求
6所述的电子器件，其中，上述势垒装置选自一组包括绝缘材料，肖特基势垒，以及反向偏置的半导体-半导体结在内的电子势垒。
8.如权利要求
1所述的电子器件，其中，当施加上述电场并加上上述电压时，上述电场装置通过至少在上述电流通路的一个部分引起两种极性的载流子密度的增加而改变上述电流通路的有效电导率。
9.如权利要求
8所述的电子器件，其中，上述半导体主体具有大量的缺陷态，而且上述增加了的载流子密度填满了电流通路中上述缺陷态中相当大的部分。
10.如权利要求
1所述的电子器件，其中，电流通路中由第一种极性的载流子引起的空间电荷至少中和掉一部分由第二种相反极性的载流子引起的空间电荷。
11.如权利要求
10所述的电子器件，其中，上述电流通路的深度实质上由于上述中和作用而得到了增加。
12.如权利要求
10所述的电子器件，其进一步的特征在于具有优化空间电荷中和作用的装置。
13.如权利要求
1所述的电子器件，其进一步的特征在于上述双极性载流子注入的装置包括第一和第二电极，各个上述电极包含有一个重掺杂半导体材料区域，用于将一种极性的载流子有效地注入到上述半导体材料的主体内。
14.如权利要求
13所述的电子器件，其中，上述第一电极的上述区域是重掺杂的n型半导体材料，而上述第二电极的上述区域是重掺杂P型半导体材料。
15.如权利要求
1所述的电子器件，其中，半导体材料的上述主体有第一和第二区域，上述电流通路大体上只在上述第一区域内，而其进一步的特征在于，上述第二区域具有比上述第一区域多得多的缺陷态，以在上述电子器件截止时，促进载流子的复合。
16.如权利要求
1所述的电子器件，其进一步的特征在于上述器件为纵向排列，而且包括第一电极和第二电极，所述第一电极与上述第二电极垂直隔开放置，而至少有一部分包含上述电流通路的半导体主体被置于其中，从而上述电流通路至少有相当大一部分是非水平的。
17.如权利要求
16所述的电子器件，其进一步的特征在于上述电场装置至少有一部分被局部地夹在上述半导体主体的上述部分中间。
18.如权利要求
1所述的电子器件，其中，上述器件为横向排列，并包括一个与第二电极水平隔开一段距离水平放置的第一电极，同时，至少有一部分包含上述电流通路的半导体主体置于其间，由此，至少相当一部分上述电流通路大体上是水平的。
19.如权利要求
1所述的电子器件，其进一步的特征在于具有用于从上述电流通路中获得一种极性的载流子的装置。
20.如权利要求
1所述的电子器件，其进一步的特征在于具有用于沿上述电流通路的一部分施加第二个电场，以便减小上述电流通路中的双极性电流的第二电场装置，上述第二个电场与由上述所加电压感应出的电场不同。
21.一种固态发光电子器件，它包括同于相应于外加电压，将双极载流子注入到所述电流通路中的装置，其特征在于具有至少沿上述电流通路的一部分施加电场，以在上述电流通路中产生空穴和电子的辐射复合，结果获得可用强度的光发射的电场装置。上述施加的电场与由上述所加电压感应出的电场不同。
22.如权利要求
21所述的发光器件，其中，上述半导体材料的主体选自一组包含单晶半导体材料、基本上为多晶的半导体材料，以及基本上为微晶的半导体材料在内的半导体材料。
23.如权利要求
21所述的固态发光器件，其中，上述半导体材料为非晶半导体材料。
24.如权利要求
23所述的电子器件，其中，上述非晶半导体材料包括非晶硅合金。
25.如权利要求
21所述的电子器件，其进一步的特征在于具有在上述电流通路的一部分上产生最佳的空间电荷中和以增加辐射复合的装置。
26.如权利要求
21所述的电子器件，其进一步的特征在于具有籍助于改变上述施加的电场来改变发光频率的装置。
27.如权利要求
21所述的电子器件，其进一步的特征在于具有籍助于改变上述施加的电场来改变上述发光幅度的装置。
28.一种晶体管，它包括一个底部电极淀积在上述底部电极上的基本上为非晶的半导体材料的主体;在上述半导体材料主体上形成顶部电极，上述半导体材料的主体与上述顶部及底部电极电连接，被设置在该两电极间，以形成电流导电通路，该晶体管的特征在于一个控制电极置于上述顶部及底部电极之间，并至少有一个窗口，至少有一部分上述半导体材料和一部分上述电流通路穿过该窗口，确定上述控制电极的位置和上述窗口的尺寸，以便使其能至少在上述窗口中的上述那部分电流通路施加一可控可变的电场，从而控制上述顶部及底部电极之间的电流流动。
29.如权利要求
28所述的晶体管，其中，上述非晶半导体材料为非晶硅合金。
30.如权利要求
28所述的晶体管，其中，上述控制电极距离与上述顶部和底部电极中的一个比距离另一个近得多。
31.如权利要求
28所述的晶体管，其中上述控制电极是由与上述半导体材料主体形成整流结的材料制成的。
32.如权利要求
28所述的晶体管，其中，在上述控制电极层中至少有一个半导体材料穿过的窗口是足够窄的，这样，在控制电极材料及半导体主体材料之间形成的整流结，所提供的电场足以把载流子全部排出上述窗口，而不用对上述控制电极使用外加电压，因此，上述晶体管在不对其控制电极加电压时趋于关断。
33.如权利要求
28所述的晶体管，它还包括至少一个电绝缘材料层，该绝缘层将靠近上述电流通路的上述控制电极的主要部分与上述半导体材料主体隔开。
34.如权利要求
28所述的晶体管，其中，上述顶部和底部电极两者都具有实际上只把相同极性的载流子注入到上述半导体材料主内的性质，因而，上述晶体管电流通路中的电流基本上只包含一种类型的载流子。
35.如权利要求
28所述的晶体管，其中，靠近上述控制电极至少有一部分上述电流通路是足够窄的，这样，由控制电极材料及半导体主体材料之间的接触形成的整流结自身的电场扩展到足以将载流子自整个上述电流通路上述部分排拆走，而不必对上述控制电极使用外加电压，因此，上述晶体管在不对其控制电极加电压时就趋于关断。
36.一种晶体管，它包括一个底部电极;在上述底部电极上形成的半导体材料主体;以及在上述半导体材料主体上形成的顶部电极;该晶体管的特征在于具有位于上述顶部和底部电极间的许多控制电极，上述控制电极相互处于电隔离，而各电极均有独自分开的电输入端，上述半导体材料主体与上述顶部和底部电极电连接，并在其间形成电流传导通路。上述各个控制电极的设置，是为了要在部分上述电流通路上施加一可控可变的电场，从而大大地改变上述电流通路中的上述部分电流的流动。
37.如权利要求
36所述的晶体管，其中，上述许多控制电极一个叠于一个之上地置于在上述顶部和底部电极之间，各上述控电极具有一个供上述电流通路穿过的窗口，穿过一个电极上的窗口的那部分电流通路与穿过另一个它电极上的窗口的那部分电流通路串联。
38.如权利要求
36所述的晶体管，其中，上述各控制电极均具有一个上述电流通路穿过的窗口，穿过一个电极上的窗口的那部分电流通路与穿过其它电极上的窗口的那部分电流通路相并联。
39.如权利要求
36所述的晶体管，其中，设置上述许多电隔离的电极，以把它们各自的可控可变的电场施加在上述电流通路的共同部分。
40.如权利要求
39所述的晶体管，其中上述控制电极处于同一平面。
专利摘要
一种固态电子器件，它包括响应外加电压，将双极性载流子注入到器件的半导体材料主体中的电流通路的装置，其特征在于具有大体沿上述电流通路的长度方向施加电场，以增加上述电流通路中的双极性电流的电场装置，还具有固态发光电子器件和晶体管。上述施加的电场与由上述所加电压感应出来的电场不同。
文档编号H01L29/812GK86105609SQ86105609
公开日1987年4月29日 申请日期1986年7月26日
发明者伍洛迪米尔·克苏巴蒂, 迈克尔·G·哈克, 迈克尔·舒尔 申请人:能量转换装置公司导出引文BiBTeX, EndNote, RefMan