专利名称：集成电路隔离工艺的制作方法
概括地说，本发明属于集成电路领域，更具体地说，本发明涉及应用于具有亚微米线度的超大规模集成电路的一种隔离工艺。
在集成电路技术中，有必要将有源器件的有源区(或称“围壕区”(moat regions))互相隔开。在使用MOS工艺的大规模集成电路和超大规模集成电路中，通常是采用LOCOS(硅的局部氧化)的方法来完成有源区的隔离的。为实施LOCOS方法，要使用一种在一块薄的氧化物块的表面上的呈一定图案的氮化物，把将作为围壕区的硅基片区域覆盖住。通过将硅基片的未覆盖区域暴露在一高温氧化环境之中，使仅仅在被暴露的区域内才能形成一个相对较厚的场氧化物(field oxide)。
然而，该LOCOS工艺不仅在被暴露的硅区域的竖直方向上形成场氧化物，而且，该氧化物还在氮化物掩膜边缘下面的横向生长。氮化物下面的该横向氧化物侵蚀被称为“鸟嘴”，它的厚度可以长到约为氧化物厚度的一半;因此，在这种隔离工艺中有效区域受到了浪费。就标准的LOCOS方法而言，为了要减小“鸟嘴”，场氧化物的厚度必须适当减小，不然的话，剩下的“围壕区”对于有源器件的生产就不够了。但是，场氧化物厚度的减小将降低电路的性能，这是因为相互连接电容增加了。此外，对于通过场氧化物加在一导体之上的一给定电压来说，随着氧化物厚度的减小，场氧化物下面的“围壕区”之间的漏电流迅速增加，导致了相邻区之间的隔离变差。
在标准LOCOS工艺中已发展了几种减少氧化物侵蚀量的隔离工艺。在一种称之为SWAMI(侧壁掩蔽隔离)的方法中，使用一种硅蚀剂和侧壁氮化物层(形成在凹进去的硅区域的侧面的氮化硅层)来抑制场氧化物的横向侵蚀。这种使侵蚀接近于零的关键之处在于引进了氮化物侧壁，该侧壁在氧化物生长的过程中被升起(lifted Up)。尽管SWAMI工艺方法减小了场氧化物的侵蚀，但它也有其局限性。一个局限在于，氧化掩膜(在氮化物侧壁层之后涂覆上去的)在第一层氮化物和氮化物侧壁层的交接点有断裂的倾向。这一断裂的发生主要是起因于在侧壁工艺方法中的垂直方向上的过分蚀刻(normal over-etching)，这种断裂被场氧化物的定域侵蚀所证实，在图形的弯角处尤其容易发生。这种常规的SWAMI工艺方法的另一个局限在于，由于氮化物侧壁的存在，该方法对于在硅基片中缺陷产生的灵敏度的提高。还有一个局限在于，由于一个与围壕区相邻的区域具有一个相对薄的氮化物，而该区域没有包含足够的沟道截止杂质，因而，在晶体管特性中将发生双阈值(double threshold)现象。
有一种对SWAMI的改进，称为改进的全框架全凹进(fully-framed-fully-recessed，MF3R)隔离方法，降低了SWAMI的局限性。当氮化物、氧化物以及凹进去的硅层被图案成形并蚀刻完毕以后，这种工艺方法采用一种“潜挖和再填充”(undercut and backfill)工艺，在这种工艺中，氮化物层在横向通过湿蚀法潜挖200-1000埃。
再用一种第二氧化物填料填充潜挖洞穴，随后再在其上面覆上一层同样的氮化物侧壁，从而使两层氮化物之间的连接面积增大。在氧化物/氮化物/氧化物侧壁的蚀刻以及随后的场氧化物形成过程中这一增大了的面积保持了氮化物至氮化物连接的完整性。这种MF3R工艺方法的一个主要局限在于，硅的凹槽蚀刻(recess-etched)只能达到约2000埃的深度，这有可能致使有源区之间的隔离不充分。
另一种用于器件的隔离的方法是氧化物掩埋(buried oxide)(BOX)方法。在BOX方法中生长一层减轻应力的(stress relief)氧化物层，然后用化学汽相沉积(CVD)法沉积上氮化硅。然后，将氮化物/氧化物堆形成图形，并用标准的平版印刷工艺进行蚀刻，正如在SWAMI工艺中一样，蚀刻完了以后沉积上一层更厚的氧化物层，尽管CVD氧化物层填满了蚀刻成凹陷的硅区域，该(氧化物)层是不平的，这是由于氧化物是沉积在宽的凹蚀区域的，因而在CVD氧化物层中产生了凹陷。为了形成一个平整的表面，使用一种第二光致抗蚀剂(photoresist)的图形，用光蚀剂(photoresist)材料填上这些凹陷，使用一种第三光致抗蚀剂(photoresist)涂在整个表面上，从而产生一个相当平整的表面。使用一种光致抗蚀剂(photoresist)/氧化物蚀刻剂按相同的比率对光致抗蚀剂(photoresist)和氧化物进行反复腐蚀(etch-back)，从而在任何残存的光致抗蚀剂去除以后，得到一个相当平整的氧化物表面。
BOX工艺方法有两个主要问题。第一个问题是，该方法需要两个光刻掩蔽步骤，增加了工艺的复杂性。其次，该BOX方法要采用一种要求极高的抗蚀剂反复腐蚀工艺。实际上，这种自旋涂覆(spun-on)的抗蚀剂的厚度取决于图形面积的密度，在致密度较高的区域内，光致抗蚀剂层将较薄一些。因此抗蚀剂反复腐蚀以后，经蚀刻的表面将不是均匀的，一些有源区的表面可能受到蚀刻剂的极大地腐蚀。
从上文可见，需要一种隔离工艺，它能在产量高的情况下提供大致上平整的表面，而基本上没有壕状侵蚀(moat encrochment)或者在有源区附近没有由应力产生的缺陷。此外，我们对于隔离工艺，要求其能够提供一种基本上平整的表面，而只使用一次掩模来形成图形。这种改进的隔离工艺对于围壕区之间的窄的和宽的凹槽都能提供平整的表面。
根据本发明，我们提供一种隔离工艺，它基本上消除了或避免了与现有隔离工艺相关联的缺点和困难。
根据本发明的另一个方面，提供了一种用于在由窄的和宽的凹槽分开的半导体基片中隔离围壕区的方法。在宽的凹槽中生长第一场氧化物，然后，在基片上沉积上第二场氧化物，用以充填窄的凹槽以及宽凹槽的任何未填充部分。
根据本发明的再一个特征，还提供了一种在硅基片中制备集成电路的隔离区的方法。基片的预定的部分由一个氧化物垫层和一层第一氮化硅层覆盖。贯穿氧化物垫层和第一氮化物层至基片蚀刻宽的和窄的凹槽以形成与此凹槽相邻的围壕区。在基片上沉积一层第二氮化硅。蚀刻一些宽的凹槽，以便在宽凹槽的底部，贯穿所述第二氮化硅层“开出”(clear)一条缝隙来。在宽凹槽内被所述缝隙暴露的基片区域上生长形成一层第一场氧化物，一层第二场氧化物层沉积下来以填充窄凹槽和宽凹槽的剩余部分。随后，所述第二场氧化物被平整至一个与凹槽的顶部边缘的高度近似地相平的高度，从而形成介乎围壕区之间的隔离区。
下面将参照附图对本发明进行描述，首先是对附图的描述，其中，
图1展示了本发明第一步的截面剖视图，其中，一个第一氮化物层，它下面有一层第一氧化物垫层，该氮化物层已用光致抗蚀剂(photoresest)形成了图形，其氮化物、氧化物和硅的暴露部分已进行了凹槽蚀刻(recess-etched);
图2展示了本发明的第二阶段的截面剖视图，其中，一个第二热氧化物层已经形成，光致抗蚀剂(photoresist)已经去除;
图3展示了本发明的处理工艺中的第三步的截面剖视图，该步骤是在沉积上一层第二氮化物层和一层厚的氧化物侧壁层以后;
图4展示了本发明的工艺方法中的第四步的截面剖视图，其中已对氧化物侧壁进行了蚀刻;
图5展示了本发明的工艺方法中的第五步的截面剖视图，其中，剩下的侧壁层已用一种湿蚀法去除，随后，在硅暴露的缝隙内生长出一层LOCOS场氧化物;
图6展示了本发明工艺方法中的第六步的截面剖视图，这是在第一和第二氮化硅层去除以及一层厚的平整过的氧化物层沉积上去以后;
图7展示了本发明工艺方法中第七步的截面剖视图，其中，已在平整的场氧化物上进行了平整等离子腐蚀，氧化物垫已被去除;
图8展示了本发明的一个CMOS实施例的截面剖视图，其中，在有源区的结构中已形成栅极一个氧化物;
图9所示为与图1相对应的本发明的另一个实施例，其中，在介乎氧化物垫层和第一氮化硅层之间配置了一层多晶硅层;
图10展示了在第二热氧化物层形成以后，图9的结构。
通过参照图1-8，本发明的最佳实施例的应用可最清楚地得到理解，图中，相同的号码用来表示各图中相应的相同部分。
参见图1，所示单晶硅基片10已进行过槽(tank)内处理。为防止有源晶体管的短沟道穿通，应使用高浓度槽(tank)。使用一种热处理方法，其中二氧化硅是形成在硅基片10的表面上的，将第一热氧化层、氧化物垫12生长在基片10之上。氧化物的厚度可从200至500埃不等，最好是350埃。在氧化物垫12形成以后，使用一种低压化学气相沉积(LPCVD)方法将第一氮化硅层14沉积在氧化物垫12上。第一氮化硅层14的厚度一般为1000至2000埃，以约1800埃为较佳厚度。
第一氮化硅层14沉积完毕以后，使用一光致抗蚀剂(photoresist)图形16来确定围壕区18(有源区)的位置，并将凹槽区20a-b和21a-b暴露，在下一步中，这些凹槽区将生长场氧化物。正如即将指出的，凹槽区20a-b相对较窄，而凹槽区21a-b、则相对较宽，这就使得用现有的隔离工艺方法来获得一个平整的氧化物表面是困难的。在光致抗蚀剂16已沉积上去并用通常的方法形成图形以后，第一氮化硅层14和氧化物垫层12根据光致抗蚀剂的图形被蚀刻。所采用的蚀刻化学药剂最好是CHF3-C2F6药剂，它的腐蚀速率比较慢，因而，便于操作者很很好地控制。当然，使用其他蚀刻剂也有可能达到相似的效果。
在蚀刻完第一氮化物层14和氧化物垫层12以后，可以对硅基片10进行凹槽蚀刻(recessed-etched)以形成围壕区18，这些区18将成为最终得到的器件的有源区。在本最佳实施例中，硅被蚀刻至3000到7500埃深，其中，以5000埃为较佳深度。本最佳实施例中的硅蚀剂药剂选用氟三氯甲烷(Freon)11，氩和氮。然而，也可能选用种类繁多的硅蚀刻剂，这些已为本技术领域内具有熟练技术水准的人员所熟知。凹槽蚀刻(recess etch)完毕后，使用人所共知的光刻法工艺将光致抗蚀剂去除。
图2所示为一半导体器件的截面剖视图，所示器件已经在被凹槽蚀刻(recess-etch)暴露的硅基片10的区域上以及在氧化物垫12的侧面形成了热氧化物层22，在硅基片10之上形成了一连续的氧化物覆盖层。第二热氧化物层22有几个用处其一是将凹槽区的角24弄得圆一些以便减小角24上的应力。第二热氧化物层22的厚度一般为250到1000埃不等，其厚度最好为约800埃。由于第二热氧化物层22相对较薄，从P井(P-Well)到正在生长的热氧化物中，硼的损失很少。
值得指出的是，硅基片10上的第二热氧化物层22的生长由于氧化硅的形成会消耗硅。硅的损耗会使有源围壕区18的宽度减小。然而，在二氧化硅生长过程中所损耗的硅的数量仅为所长出的氧化物的厚度的百分之四十五，因此，如果所长出的第二热氧化物层22的宽度为800埃的话，则围壕区18的每个侧面将只减小360埃的有源区的宽度。
图3展示了一个半导体器件的截面剖视图，所示该器件已经采用化学汽相沉积(CVD)工艺方法沉积上了第二氮化硅层26和侧壁氧化物层28。所述第二氮化硅层26的厚度最好在500至1000埃的范围内，一般可取约800埃的厚度。侧壁氧化物层28的厚度最好落在4000到8000埃的范围内，一般以5000埃的厚度为宜。必须指出，侧壁氧化物层28的厚度比原先的氧化物层要厚得多，侧壁氧化物层28所选定的厚度应足以填满窄凹槽区20a和20b，而不至填满宽凹槽区21a和21b。在侧壁氧化物28填上的窄凹槽区20a和20b处，将形成小凹陷30。在宽凹槽区21a和21b中，侧壁氧化物相对的侧壁没有合在一起，将留下不会被填满的深凹陷32。深凹陷32的底部和相应的宽凹槽区21a或b的底部之间的距离应该约等于侧壁氧化物层28的厚度。
图4所示为采用各向异性的氧化物/氮化物蚀刻方法对侧壁氧化物层28，所述第二氮化硅层26和第二热氧化物层22进行垂直蚀刻后的一个半导体器件的截面剖视图。在宽凹槽区21a和21b中，上述三层都用蚀刻剂从深凹陷32下面去除，籍此，通过缝隙34和35将硅基片10暴露。尽管不必如图4所示将第二热氧化物层22去除，而实际上还是常常将其去除，这是因为侧壁蚀刻不能控制得足够精确，以至仅只将第二氮化硅层26移去。这种蚀刻的各向异性的特性使得侧壁氧化物层28留在宽凹槽区21a-b的侧壁上，剩下的宽度等于经蚀刻的层28，26和22的厚度的和的80%至100%。可以采用与用于第一氮化物层14和氧化物垫层12相同的蚀刻气体即CHF3和C2F6的混合物来对侧壁进行蚀刻。再次指出，本技术领域内具有熟练技术水准的人员所知的其他蚀刻剂也有可能足以取代所推荐的蚀刻剂。
为保证将所有的氮化物从缝隙34上除去，各向异性的蚀刻过程也除去第一氮化硅层14的部分表面。因此，所述第一氮化硅层14应足够厚以便在侧壁蚀刻以后能得以留下大约1000埃的氮化物。在蚀刻时防止将氮化物从凹槽区20a-b和21a-b的侧壁的顶角36上除去是很重要的。在本发明中，也可采用使用于MFR中的相同的防止氮化物去除的工艺方法。
在进行侧壁蚀刻时，第二个氮化硅层26将不会从窄凹槽区20a和b中去除，该蚀刻也不会将沟34和35周围的氮化物层38除去。侧壁氧化物层28的厚度的选定要使得在侧壁蚀刻完后，所述窄凹槽区20a和b能得以被侧壁氧化物层28完全覆盖。
图5所示为一半导体器件的横截面剖视图，该半导体器件剩余的侧壁氧化物层28已经用湿蚀法从第二氮化硅层26上除去，在宽凹槽区21a-21b的底部已长出一层厚且宽的热场氧化物区40。蚀刻用化学药剂最好用稀释的HF溶液，HF溶液的浓度以10%为宜。湿蚀不会影响到氮化硅层14和26，或者被缝隙34和35暴露的硅。湿蚀以后，应用LOCOS(硅的局部氧化)工艺在缝隙34和35中生长宽热场氧化物区40。热场氧化物将不会在氮化硅层14和26上生长，因此，宽的热场氧化物区40被限制在缝隙34和35上。宽热场氧化物区的厚度是这样选定的宽热场氧化物区40的上表面应与硅基片10的原先的上表面大致上在同一个平面上，其厚度可在6000到15000埃的范围内，一般约为10000埃厚。
还应指出，在有些情况下，宽凹槽区21a具有中等的宽度，因此，在对侧壁进行蚀刻时，只开有一个小的缝隙34。在这一情形中，正如在图5中所示的那样，宽热场氧化物区40的厚度将比在宽得多的宽凹槽区21b中所得到的厚度要小。
由图5可见，宽的热场氧化物区40在其周围的氮化物层38的边缘下面生长，形成了“鸟嘴”42。侧壁氧化物层28的厚度应通过与长出的宽的热场氧化物区40的厚度相比较而后选定，从而使“鸟嘴”42不至于长到围壕区18的顶部边缘，因而不至于在那些地方减小围壕区18的有源区宽度。
图6所示为一个已将氮化物层14和26除去并在其表面1沉积上一层平整的场氧化物层44的半导体器件的横截面剖视图。可以使用热磷酸(160℃的H3PO4)或其他合适的化学溶液将氮化物层14和26从表面除去。平整的场氧化物层44是用化学气相沉积(CVD)工艺沉积的，在该CVD工艺中，竖直壁上的氧化物的厚度与水平壁上的氧化物厚度的生长速率相同。氧化物厚度一般为10000埃，但也可以落在8000-15000埃的范围内。平整的场氧化物层44的厚度应选得足够大以便使凹槽区20a-b和21a-b的侧壁上的氧化物能一起长出来将区20a-b和21a-b填满。
平整过的场氧化物层44的上表面可能会留有一些小凹陷46，如需要的话，可以在平整过的场氧化物层44的上表面加上一层光致抗蚀剂层(未示出)，进一步对表面进行平整。
图7所示为一半导体的横截面图，该半导体器件已经用等离子体腐蚀将平整过的场氧化物层44和围壕区18上表面的下面的热氧化物垫12除去。重申一下，可以使用CHF3和C2F6的混合物，或用其他合适的蚀刻剂取而代之。为确保将所有的氧化物垫层12除去，可以在这一步结束时加上一次很短的湿的或干的蚀刻。使用本领域内众所周知的工艺，现在的结构即刻便可很方便地做成有源器件3。作为一个例子，下面说明CMOS的栅极的做法，尽管连同本发明而外，还可使用诸如双极性等其他工艺的其不同步骤。
图8所示为一半导体的横截面剖视图，该半导体已在围壕区18上长出了栅极氧化物48从而形成了CMOS栅极。栅极氧化物48的厚度可为50至250埃不等，一般以250埃厚为宜。当栅极氧化物48长出以后，处理过程接下来将材料(一般是多晶硅)沉积下来以形成晶体管栅极。在本发明的一个不同的实施例中，可以先长出一个厚度从100-500埃的氧化物预置栅极(Pregate Oxide，未示出)，然后再将它在栅极氧化物48长出来之前除去以防Kooi效应。
在此，有必要指出，在凹槽区20a-b和21a-b内的平整过的场氧化物层44的上表面相对较为平滑，这一平整(的表面)保证了在接下来的一个步骤中沉积上去的栅极材料不致在表面的不平整处(steps in surface)开裂。此外，平整的表面消除了在栅极材料中短路丝的产生，该短路丝是在一用于限定栅极界限的高度各向异性蚀刻以后存留下来的。
本发明的另一个重要特征是，凹槽区20a-b或21a-b的侧壁上由于应力而产生的硅的结构性缺陷达到了最小的数量。在平整过的氧化物区层44沉积完毕以后，唯一进行的高温热处理是生长栅极氧化物48，和紧接着对源极/漏极注入(未画出)进行退火。如果凹槽区20a-b或21a-b用热氧化方法完全填满，会产生许多缺陷。这是因为在槽处理过程(Tank Processing)中所使用的浓度较高的缘故。n-井(n-well)和P-井(P-Well)的高浓度将在凹槽区20a-b或21a-b的侧壁上提供足够的浓度，并且也将防止与有源晶体管通道平行的寄生漏泄。同样，正如结合图2所提及的那样，从P-井(P-Well)到正在生长中的第二热氧化物层22的硼的损耗将很小，这是因为第二热氧化物层22的厚度很小。然而，在凹槽蚀刻(recessetch)以后，如果有必要提高厚区的阈值电压的话，可以沿凹槽区20a-b和21a-b的侧壁以及在其底部进行一次硼沟道截止注入。
图9所示为本发明的一个不同的实施例，其中，可选择的多晶硅层50沉积在氧化物垫层12和第一氮化硅层14之间，以便在进行平整蚀刻时保护硅基片10。使用一种对多晶硅具有选择性的蚀刻方法，即，一种对多晶硅腐蚀速率低的蚀刻方法，平整蚀刻将终止于可选择的多晶硅层50上，不会蚀入硅基片10内。
如果平整蚀刻不能被足够精确地控制，则附加的多晶硅层可能是必需的。应该指出，如果使用多晶硅层50的话，如图10所示，正象参考图2时所描述的那样，第二热氧化物层22的生长将损耗多晶硅层50的侧面以及凹槽区20a-b和21a-b的侧壁。由于多晶硅层50未掺杂，而硅基片10相对而言掺杂较多，因此，可以选择氧化条件以便多晶硅层50的蚀刻速率较之硅基片10为低。这就在硅的围壕区18的顶部的边缘上形成一个延伸的多晶硅顶盖52，籍此保护其免受平整蚀刻(的腐蚀)。由于第二热氧化物层22的生长还将损耗延伸的多晶硅顶盖52的部分延伸部分，因此，应选定可选择的多晶硅层50的厚度使其在第二热氧化物层22长出以后在(层50的)边缘留下足够的多晶硅，以免使多晶硅层50在延伸的多晶硅顶盖52的边缘处开裂。
因此，本发明具有如上所述的以及其他诸多优点，对本领域内具有熟练水准的技术人员显然易见，本发明可以被广泛地改进和进行各种变形，除了在所附的权利要求中所提出的而外，本发明的范围将不受任何限制。
权利要求
1.一种在一半导体块的一个表面上制作隔离区的方法，包括在所述半导体块的所述表面蚀刻出第一和第二凹槽，每个凹槽具有侧壁和一底部，所述表面在所述第一和第二凹槽之外的一部分限定为一有源区，所述第一凹槽的宽度大于所述第二凹槽的宽度；在所述有源区之上并沿着所述凹槽的侧壁和底部形成一氧化掩膜；在所述氧化掩膜上形成一掩蔽层，所述掩蔽层靠近所述第一凹槽中心的一部分比靠近该凹槽侧壁的部分薄；蚀刻所述掩蔽层，从而除去所述第一凹槽内掩蔽层的较薄的部分，并且在所述第一凹槽内靠近凹槽侧壁处留有部分掩蔽层，而所述第二凹槽的整个宽度上都留有所述掩蔽层，除去所述氧化掩膜位于所述第一凹槽底部未被所述掩蔽层靠近凹槽侧壁的残留部分所覆盖的部位的一部分；除去所述掩蔽层的残留部分；将所述第一凹槽底部位于除去氧化屏障层的部位的部分氧化，以在该处形成一第一氧化层；在所述氧化步骤之后，在所述有源区上和所述第一和第二凹槽中淀积一第二氧化层；和蚀刻所述有源区上的第二氧化层。
2.如权利要求1所述的方法，其中，除去所述掩蔽层残留部分的步骤在所述氧化步骤之前进行。
3.如权利要求1所述的方法，其中，所述氧化屏障层包括氮化硅。
4.如权利要求1所述的方法，其中，所述掩蔽层包括二氧化硅。
5.如权利要求1所述的方法，它还包括在蚀刻所述凹槽的步骤之后将用于形成沟道截止区的杂质注入所述第一和第二凹槽的侧壁。
6.如权利要求1所述的方法，其中，所述蚀刻有源区上第二氧化层的步骤也蚀刻所述凹槽上的第二氧化层，使得残留在所述凹槽中的第二氧化层的表面与所述有源区的表面大致共面。
7.如权利要求1所述的方法，它还包括在淀积所述第二氧化层的步骤之后，在所述第二氧化层上淀积一敷形薄膜，并且，蚀刻所述第二氧化层的步骤包括蚀刻所述有源区和凹槽上的所述敷形薄膜和第二氧化层，使得残留在所述凹槽中的第二氧化层的表面与所述有源区的表面大致共面。
全文摘要
一种通过提供几乎平滑的表面而避免由应力引起的缺陷的多凹槽隔离工艺。在硅基片10上形成图案并蚀刻之，产生有源围壕区18和凹槽(20a-b和21a-b)。使用LOCOS方法在宽凹槽区21内生长场氧化物40，从而用氧化物将凹槽填上，并在窄凹槽区20内沉积上平整的场氧化物44。当将结构进行蚀刻得到一平整的表面后，使用标准步骤制备有源器件，该方法只使用一个光刻掩蔽步骤，使得有源区的宽度损失量极小。
文档编号H01L21/76GK1052572SQ90106499
公开日1991年6月26日 申请日期1987年7月3日 优先权日1986年7月7日
发明者理查德·A·恰普曼, 克莱伦斯·邓万生 申请人:得克萨斯仪器公司