承载部200的位置为基准)，该电源条23的高度位置(即水平高度)与该接地条24的高度位置(即水平高度)齐平。
[0064]又，如图2A’所示的半导体封装件2’，该承载部200’外露于该封装胶体22，且相对该承载部200’的高度位置，该电源条23的高度位置高于该接地条24的高度位置。
[0065]另外，该承载部200，200’的高度位置低于、高于或齐平该导电部201的内导脚201a的高度位置。
[0066]所述的半导体组件21设于该承载部200上，并藉由多个焊线210电性连接该些导电部201、电源条23及接地条24。
[0067]于本实施例中，由于该半导体组件21的各接点(图略)排成一列，所以于图2A及图2A’中，各该焊线210连结于同一列的不同接点上，而非连接于同一接点上，特此述明。
[0068]所述的封装胶体22形成于该导线架20上以包覆该半导体组件21、内导脚201a与该些焊线210，且该导电部201的外导脚201b向外伸出该封装胶体22。
[0069]于本实施例中，该电源条23的宽度大于至少部分的该些导电部201的宽度，而该接地条24的宽度也可大于至少部分的该些导电部201的宽度。于其它实施例中，该电源条23的宽度也可小于或等于至少部分的该些导电部201的宽度，而该接地条24的宽度也可小于或等于至少部分的该些导电部201的宽度。
[0070]此外，较佳地，该接地条24与该电源条23为向外延伸的相邻配置，以增加该半导体组件21的I/O电路回流，且回流路径长度缩减，所以能有效降低该半导体封装件2的电感效应。
[0071 ] 又，藉由多个焊线210电性连接该半导体组件21与电源条23及接地条24，使该接地条24屏蔽该电源条23，以避免该电源条23电性干扰该些导电部201的讯号。
[0072]另外，该些导电部201为信号接脚，且该电源条23具有两第一连接部23b与一第一转接部23a，而该两第一连接部23b分别弯折延伸于该第一转接部23a两端，以令该电源条23呈如马蹄形、π字形等弯曲结构，该接地条24具有两第二连接部24b与一第二转接部24a，令该些焊线210打线结合至该第一转接部23a与第二转接部24a，而该第一连接部23b与第二连接部24b结合至外部装置(如电路板)。
[0073]本发明的半导体封装件2及其导线架20中，藉由该接地条24取代现有接地垫的设计，且使该接地条24与该电源条23为向外延伸的相互配置，以减少该电源条23的数量与该接地条24的体积，而降低该电源条23的电感、电阻值，所以相较于现有技术，本发明对于高速应用的电子产品而言，能降低其电压、电阻，使该电子产品的噪声减少，因而改善电气效能。
[0074]另一方面，如图3A及图3B所示，所述的电源条可依需求分成各式种类，例如不同的电压或电流的电源。具体地，如图3A’所示，该承载部200具有四个侧边200a，且于该承载部200的相对二个侧边200a配置多个条电源条23，23’与其相配置的接地条24，24’，并于该承载部200外围设置接地环垫34，其与该些接地条24，24’相连接(或不直接连接而以焊线连接两者，未图标)，也可以形成电性共同接地，其中，该两组电源条23，23’为不同的电压或电流的电源。有关不同种类的电源条的配置并不限于上述方式，例如更多组电源、或位于该承载部200相邻两侧边200a等。
[0075]此外，所述的电源条23，23’的位置与接地条24，24’的位置也可互换配置。
[0076]又，于该半导体封装件3中，相对该承载部200的高度位置，该接地环垫34的高度位置(即水平高度)低于该接地条24，24’(或电源条23，23’)的高度位置(即水平高度)，使其两者产生高度差h，且该电源条23，23’的高度位置齐平该接地条24，24’的高度位置。该接地环垫34的高度位置也可齐平该接地条24，24’(或电源条23，23’ )的高度位置。
[0077]另外，于本发明的半导体封装件2，2’，3中，该承载部200，200’、电源条23，23’、接地条24，24’与导电部201之间的相对高度位置可依需求作调整，并不限于上述。
[0078]本发明还提供一种导线架20，30，其包括:一承载部200，200’、位于该承载部200,200，周围的多个导脚(如导电部201)、电源条23，23’以及接地条24，24’。
[0079]所述的承载部200，200’的高度位置低于、高于或齐平该导电部201的内导脚201a的高度位置。
[0080]所述的接地条24，24’沿该电源条23，23’向外延伸并相互配置，又相对该承载部200,200’的高度位置，该电源条23，23’的高度位置高于或齐平该接地条24，24’的高度位置。
[0081]于一实施例中，该接地条24，24’与该电源条23，23’为相邻配置。
[0082]于一实施例中，该承载部200具有至少三侧边200a，且该电源条23，23’位于该承载部200的至少一侧边200a。
[0083]于一实施例中，该电源条24具有一第一转接部23a、及分别弯折延伸于该第一转接部23a两端的两第一连接部23b。
[0084]于一实施例中，所述的导线架30还包括位于该承载部200周围的接地环垫34，且相对该承载部200的高度位置，该接地环垫34的高度位置低于或齐平该接地条24，24’的高度位置或该电源条23，23’的高度位置。
[0085]综上所述，本发明的半导体封装件及导线架，藉由该接地条沿该电源条向外延伸并相互配置，以减少该电源条的电路回流路径，且降低该电源条上的电感、电阻，及减少电源条的数量，因而改善封装件的电气特性。
[0086] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
【主权项】
1.一种半导体封装件，包括: 承载部； 多个导电部，其位于该承载部周围； 电源条，其位于该承载部周围； 接地条，其位于该承载部周围，且该接地条沿该电源条向外延伸并相互配置； 半导体组件，其设于该承载部上，并藉由多个焊线电性连接该些导电部、电源条及接地条；以及 封装胶体，其包覆该半导体组件与焊线。
2.根据权利要求1所述的半导体封装件，其特征在于，该接地条与该电源条为相邻配置。
3.根据权利要求1所述的半导体封装件，其特征在于，该些焊线电性连接该半导体组件与电源条及接地条，使该接地条屏蔽该电源条。
4.根据权利要求1所述的半导体封装件，其特征在于，该承载部具有至少三侧边，且该电源条位于该承载部的至少一侧边。
5.根据权利要求1所述的半导体封装件，其特征在于，该电源条具有一转接部、及分别弯折延伸于该转接部两端的两连接部。
6.根据权利要求1所述的半导体封装件，其特征在于，该电源条与该接地条具有多个条。
7.根据权利要求6所述的半导体封装件，其特征在于，该些接地条为共同接地。
8.根据权利要求7所述的半导体封装件，其特征在于，该封装件更包括位于该承载部周围的接地环垫，其与该些接地条相电性连接，以形成该共同接地。
9.根据权利要求8所述的半导体封装件，其特征在于，相对该承载部的高度位置，该接地环垫的高度位置低于或齐平该接地条的高度位置或该电源条的高度位置，且该电源条的高度位置高于或齐平该接地条的高度位置。
10.根据权利要求1所述的半导体封装件，其特征在于，该承载部的高度位置低于、高于或齐平该导电部的高度位置。
11.根据权利要求1所述的半导体封装件，其特征在于，该承载部外露于该封装胶体。
12.—种导线架，其包括: 承载部； 多个导电部，其位于该承载部周围； 电源条，其位于该承载部周围；以及 接地条，其位于该承载部周围，且该接地条沿该电源条向外延伸并相互配置，又相对该承载部的高度位置，该电源条的高度位置高于或齐平该接地条的高度位置。
13.根据权利要求12所述的导线架，其特征在于，该接地条与该电源条为相邻配置。
14.根据权利要求12所述的导线架，其特征在于，该承载部具有至少三侧边，且该电源条位于该承载部的至少一侧边。
15.根据权利要求12所述的导线架，其特征在于，该电源条与该接地条具有多条。
16.根据权利要求12所述的导线架，其特征在于，该电源条具有一转接部、及分别弯折延伸于该转接部两端的两连接部。
17.根据权利要求12所述的导线架，其特征在于，该导线架还包括位于该承载部周围的接地环垫，且相对该承载部的高度位置，该接地环垫的高度位置低于或齐平该接地条的高度位置或该电源条的高度位置。
18.根据权利要求12所述的导线架，其特征在于，该承载部的高度位置低于、高于或齐平该导电部的高度位置。
【专利摘要】一种半导体封装件及导线架，该半导体封装件包括承载部、位于该承载部周围多个导电部、电源条与接地条、设于该承载部上并藉由多个焊线电性连接该些导电部、电源条及接地条的半导体组件、以及包覆该半导体组件与焊线的封装胶体，且该接地条沿该电源条向外延伸并相互配置，以于使用时，能降低该电源条的电感、电阻值。
【IPC分类】H01L23-31, H01L23-58, H01L23-495
【公开号】CN104658986
【申请号】CN201310626279
【发明人】谢宗典, 江文荣
【申请人】矽品精密工业股份有限公司
【公开日】2015年5月27日
【申请日】2013年11月29日
【公告号】US20150137337