)的扩散和/或电子隧穿成为可能，以便含A1介 电层可以降低1C结构的接触电阻。此外，含A1介电层212可以有效地防止覆盖层210和 /或导电部件208在随后的工艺中被包括氧的等离子体氧化。
[0042] 参照图1和图4,方法100进行至步骤108,在含A1介电层212上形成蚀刻停止层 (ESL)214。在一些实施例中，ESL214包括介电材料，介电材料选择为在随后的工艺中具有 用于适当的蚀刻工艺的蚀刻选择性以形成接触沟槽。在一些实施例中，ESL214可以使用任 何合适的技术来沉积，诸如CVD、物理汽相沉积（PVD)、ALD或外延生长工艺。在一些实施例 中，ESL214包括氮化硅（Si3N4)层、氮（N)掺杂的碳化硅（SiC)层和/或它们的组合。ESL 214具有在从约50A至约200A的范围内的厚度。在一些实施例中，使用包括硅烷（SiH4) 和氨（NH3)等离子体的材料形成ESL214。在一些实施例中，ESL214可以具有大于约5. 5 的介电常数（k)。ESL214可以具有比含A1介电层更高的密度。ESL214在低1^介电层的蚀 刻工艺期间也可以具有比含A1介电层212更低的蚀刻选择性以形成如在下面的工艺中随 后讨论的接触沟槽。在一些实施例中，可以形成ESL214以覆盖如图3所示的含A1介电层 212〇
[0043] 在一些实施例中，在本发明中形成含A1介电层212的情况下，ESL215(图8的） 可以包括具有小于约5的介电常数（k)的介电材料。在一些实施例中，ESL215包括氮（N) 掺杂的碳化硅（SiC)、氧（0)掺杂的SiC和/或它们的组合。在一些实施例中，可以使用硅 烷（SiH4)和包括C02、N20或它们的组合的等离子体气体来形成ESL215。在一些实施例中， 如随后参照本发明中的图8所讨论的，ESL215的厚度在从约1 〇A至约丨00A的范围内。 在一些可选实施例中，在1C结构200中形成含A1介电层212的情况下，可以不需要ESL，这 将随后参照本发明中的图9来讨论。
[0044] 仍参照图1和图4,方法100可以进行至可选的步骤110,在ESL214上形成介电 层216。在一些实施例中，介电层216可以包括氧化硅（Si02)层，氧化硅（Si02)层配置为 阻挡由ESL214生成的气体与用于图案化随后的层的光刻胶材料接触。因为ESL214可以 包括氮（N)，因此在除气期间，ESL214可以生成NH3气体，并且順3气体可以扩散至光刻胶 层以与光刻胶层反应，导致光刻胶层在光刻工艺期间对光子不敏感。因此，SiOjl216可以 用于阻挡将与光刻胶层接触的NH3WESL214除气。在一些可选实施例中，不需要介电层 216,这将随后参照本发明中的图8和图9来讨论。
[0045] 仍参照图1和图4,方法100可以进行至步骤112,在含A1介电层212上方形成低 k介电层218。在一些实施例中，低k介电层218可以包括选自由氟化硅玻璃（FSG)、碳掺 杂的氧化硅、BlackDiamond#(加利福尼亚州圣克拉拉的应用材料）、干凝胶、气凝胶、无 定型氟化碳、聚对二甲苯、BCB(双苯并环丁烯）、SiLK(密歇根州米兰德陶氏化学）、聚酰亚 胺、其他合适的材料和它们的组合组成的组中的一种或多种材料。在一些实施例中，低k介 电层218包括极低k介电材料（XLK)。在一些实施例中，低k介电层218包括称为FOX(可 流动氧化物）的多孔式现有陶氏康宁介电材料，其基于氢倍半硅氧烷。形成低k介电层218 的工艺可以利用旋转涂覆或CVD。在一些实施例中，化学机械抛光（CMP)可以用于进一步平 坦化低k介电层218的顶面。
[0046] 参照图1和图5,方法100进行至步骤114,蚀刻低k介电层218以形成接触沟槽 220。在一些实施例中，接触沟槽220可以通过光刻工艺和包括一个或多个蚀刻步骤的蚀刻 工艺形成。光刻工艺用于图案化低k介电层218,并且应用蚀刻工艺以蚀刻低k介电层218 从而暴露接触区。在一些实施例中，蚀刻工艺包括使用等离子体蚀刻（使用诸如含氟蚀刻 剂的合适的蚀刻剂）的蚀刻步骤，以选择性地蚀刻低k介电层218而不损坏导电部件208。 在一些可选实施例中，蚀刻工艺包括第一蚀刻步骤，第一蚀刻步骤使用干蚀刻工艺（利用 二氟甲烷（CH2F2)等离子体）去除接触区中的低k介电层218。第一蚀刻步骤可以停止在 ESL214处，从而使得ESL214可以保护衬底202、导电部件208和覆盖层210在第一蚀刻 步骤期间不被损坏。然后使用第二蚀刻步骤以选择性地去除接触区中的ESL214,第二蚀刻 步骤使用湿蚀刻，该湿蚀刻利用诸如热磷酸（H3P04)的合适的蚀刻剂。第二蚀刻步骤可以停 止在含A1介电层212,从而使得含A1介电层212可以保护衬底212或下级互连部件（包括 导电部件208或覆盖层210)在第二蚀刻步骤期间不被损坏。在一些实施例中，含A1介电 层212包括在第二蚀刻步骤中相对于ESL214具有高选择性的介电材料。因此，含A1介电 层212的形成可以有效地降低或消除对下级互连部件（诸如接触部件208)的损坏。
[0047] 参照图1和图6,方法100进行至步骤116,沿着接触沟槽220的壁形成阻挡层222。 阻挡层222也可以形成在含A1介电层212的暴露在接触沟槽220中的顶面上。在一些实 施例中，阻挡层222包括金属并且是导电的但不允许低k介电层218和将被填充在接触沟 槽220中的金属层之间的互相扩散和反应。阻挡层222可以包括难熔金属和它们的氮化物。 在各个实例中，阻挡层222包括选自由TiN、TaN、Co、WN、TiSiN、TaSiN和它们的组合组成的 组中的一种或多种材料。在一些实施例中，阻挡层222可以包括多层膜。例如，Ti和TiN膜 可以用作阻挡层222。在一些实施例中，阻挡层222可以通过PVD、CVD、金属有机化学汽相 沉积（M0CVD)、ALD、其他合适的技术或它们的组合来沉积。
[0048] 仍参照图1和图6,方法100进行至步骤118,在阻挡层222上沉积金属层224以填 充接触沟槽220。在一些实施例中，金属层224可以包括铜（Cu)、铝（A1)、钨（W)或其他合 适的导电材料。在一些实施例中，金属层224也可以包括Cu或Cu合金，诸如铜锰（CuMn)、 铜铝（CuAl)或铜硅（CuSi)。在一些实施例中，金属层224可以通过PVD沉积。在一些实例 中，金属层224可以包括Cu，并且可以通过使用PVD沉积Cu晶种层并且然后通过镀来形成 块状Cu层来形成Cu层224。在一些实施例中，金属层224可以包括金属接触件、金属通孔 或金属线。在沉积金属层224之后，可以实施化学机械抛光（CMP)工艺以去除过量的金属 层224。金属层224和低k介电层218的顶面基本上是共平面的。
[0049] 参照图1和图6,方法100进行至步骤120,在金属层224上形成上覆盖层226。步 骤120的方法和在步骤120形成的上覆盖层226可以基本上类似于步骤104的方法和覆盖 层。参照图1和图7,方法100进行至步骤122,在上覆盖层226上形成上含A1介电层228。 步骤122的方法和在步骤122形成的上含A1介电层228可以基本上类似于步骤106的方 法和含A1介电层。
[0050] 图8和图9示出了根据本发明的各个方面的具有图5的含A1介电层的1C结构 200的一些可选实施例。在如图8中所示的一些实施例中，ESL215可以包括具有低于约 5的介电常数的材料，诸如N掺杂的SiC和/或0掺杂的SiC。ESL215的厚度可以在从约 10A至约丨()〇入的范围内，并且介电层216可以不必在1C结构200中。ESL215的形成 可以包括使用(1)2或1^20等离子体。〇)2或1^20等离子体可以氧化覆盖层210和/或导电部 件208。在一些实施例中，图8的1C结构200中的接触沟槽的形成可以包括蚀刻工艺（包 括不止一个步骤）。例如，蚀刻工艺包括第一蚀刻步骤以蚀刻接触区中的低k介电层218。 第一蚀刻步骤可以包括使用二氟甲烷（CH2F2)等离子体的干蚀刻，并且第一蚀刻步骤停止 在ESL215。然后第二蚀刻步骤用于选择性地去除接触区中的ESL215,第二蚀刻步骤使用 湿蚀刻，该湿蚀刻利用诸如热磷酸（H3P04)的合适的蚀刻剂。第二蚀刻步骤选择性地去除接 触区中的ESL215并且停止在含A1介电层212。因此，含A1介电层212可以保护衬底202 或下级互连部件（包括导电部件208或覆盖层210)在接触沟槽蚀刻工艺期间不被损坏。 如在本发明的前文所讨论的，含A1介电层212可以有效地防止覆盖层210和/或导电部件 208被0)2或N20等离子体氧化。
[0051] 在如图9中所示的一些可选实施例中，当1C结构包括含A1介电层212时，ESL215 或介电层216都不必在1C结构200中。在一些实施例中，图9的1C结构200中的接触沟 槽的形成可以包括一步蚀刻工艺以选择性地蚀刻接触区中的低k介电层218而不损坏含A1 介电层212或导电部件208, 一步蚀刻工艺使用等离子体蚀刻，该等离子体蚀刻使用诸如含 氟蚀刻剂的合适的蚀刻剂。这是由于含A1介电层212相对于低k介电层218的高蚀刻选 择性，从而接触