画素基板及其制造方法
【技术领域】
[0001]本发明是有关于一种基板及其制造方法，且特别是有关于一种画素基板及其制造方法。
【背景技术】
[0002]近年来，随着显示科技的发展，消费大众对于显示器显像质量的要求越来越高。为了让液晶显示器有更好的显示质量，目前市面上也逐渐发展出各种显示技术，例如有共平面切换式(in-plane switching,简称:IPS)液晶显示器、多域垂直配向式(mult1-domainvertically alignment,简称:MVA)液晶显示器与边缘电场切换式(fringe fieldswitching,简称:FFS)液晶显示器等。
[0003]以边缘电场切换式液晶显示器为例，因其具有可视角度高、响应速度快，色彩还原准确等特点，因此目前已广泛的应用于各种显示产品上。然而，现有的边缘电场切换式液晶显示器的画素结构，需依赖八道掩模步骤制作，相当耗时且高成本。
【发明内容】
[0004]本发明的目的在于提供一种画素基板及其制造方法，能够简化制作步骤，且可节省制作时间。
[0005]本发明提供一种画素基板的制造方法，其包括提供一基板，基板包括一画素区以及一周边电路区，周边电路区与画素区相邻；于基板上形成一栅极、一下接垫，栅极位于画素区中而下接垫位于周边电路区中；于基板上形成一闸绝缘层，闸绝缘层覆盖栅极以及下接垫；于闸绝缘层上形成一通道层以及一第一电极层，通道层与第一电极层皆位于画素区中，且通道层在基板上的投影面积重叠于栅极在基板上的投影面积；于基板上形成一蚀刻阻挡材料层以完全覆盖通道层、第一电极层以与门绝缘层；图案化蚀刻阻挡材料层以形成一蚀刻阻挡图案层，蚀刻阻挡图案层包括一画素区图案以及一周边电路区图案而暴露出第一电极层，画素区图案位于栅极上方并且暴露出通道层的一第一接触区以及一第二接触区，周边电路区图案具有一第一接触开口，且第一接触开口位于下接垫上方，其中闸绝缘层包括一遮蔽部以及一未遮蔽部，遮蔽部受到通道层、第一电极层以及蚀刻阻挡图案层所遮蔽，而未遮蔽部则否；图案化蚀刻材料层的过程中，进一步移除闸绝缘层的未遮蔽部而在闸绝缘层形成一第二接触开口，第二接触开口连通于第一接触开口并暴露出下接垫；于基板上形成一源极、一漏极以及一上接垫，源极与漏极分别接触通道层的第一接触区与第二接触区，上接垫位于下接垫上方并通过第一接触开口与第二接触开口接触于下接垫；于基板上形成一保护层以覆盖源极、漏极以及上接垫；以及于保护层上形成一第二电极层，第二电极层位于画素区中并具有多个狭缝，且第二电极层在基板的投影面积重叠于第一电极层在基板的投影面积，其中第一电极层与第二电极层其中一者电性连接漏极。
[0006]本发明另提供一种画素基板，其包括:一基板，包括一画素区以及一周边电路区；一栅极，位于画素区中；一下接垫，位于周边电路区中；一闸绝缘层，覆盖栅极以及该下接垫；一通道层，通道层在基板上的投影面积重叠于栅极在基板上的投影面积；一第一电极层，位于画素区中；一蚀刻阻挡图案层，包括一画素区图案以及一周边电路区图案，画素区图案位于栅极上方并且暴露出通道层的一第一接触区以及一第二接触区，周边电路区图案具有一第一接触开口，且第一接触开口位于下接垫上方，其中闸绝缘层包括一第二接触开口，第二接触开口连通于第一接触开口并暴露出下接垫；一源极；一漏极，源极与漏极分别接触通道层的第一接触区与第二接触区；一上接垫，位于下接垫上并通过第一接触开口与第二接触开口接触于下接垫；一保护层，覆盖源极、漏极以及上接垫；以及一第二电极层，位于画素区中并具有多个狭缝，且第二电极层在基板的投影面积重叠于第一电极层在基板的投影面积，其中第一电极层与第二电极层其中一者电性连接漏极，另一者连接一共享电位。
[0007]在本发明的另一实施例中，上述的通道层的材质包括氧化物半导体层。
[0008]在本发明的另一实施例中，上述的第一电极层的材质包括金属氧化物。
[0009]在本发明的另一实施例中，上述的第一电极层的材质相同于该通道层的材质。
[0010]在本发明的另一实施例中，上述的画素区图案具有一第一通道接触开口以及一第二通道接触开口，第一通道接触开口暴露出通道层的第一接触区而第二通道接触开口暴露出通道层的第二接触区，且画素区图案覆盖第一接触区以及第二接触区以外的通道层面积。
[0011]基于上述，依本发明实施例的画素基板的制造方法，在图案化蚀刻阻挡材料层后，进一步移除未被通道层、第一电极层以及蚀刻阻挡图案层所遮蔽的闸绝缘层，也就是蚀刻阻挡材料层的开口与闸绝缘层的开口皆由相同一道图案化步骤来制作，因此可以减少画素结构所使用的图案化步骤的数量，以降低制造成本。并且可利用本发明提供的画素基板的制造方法制作画素基板。
[0012]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所示附图作详细说明如下。
【附图说明】
[0013]图1A至图1I是依照本发明的第一实施例的一种画素基板的制造流程示意图；
[0014]图2A至图21是依照本发明的第二实施例的一种画素基板的制造流程示意图；
[0015]图3A至图31是依照本发明的第三实施例的一种画素基板的制造流程示意图；
[0016]图4A至图41是依照本发明的第四实施例的一种画素基板的制造流程示意图。
【具体实施方式】
[0017]图1A至图1I是依照本发明的第一实施例的一种画素基板的制造流程示意图。请参照图1A，首先，提供一基板100。一般而言，基板100可区分为画素区102以及周边电路区104，周边电路区104与画素区102彼此相邻。此时，利用第一道掩模步骤在基板100上同时于画素区102中形成栅极110，以及于周边电路区104中形成下接垫112，其中栅极110与下接垫112的材料包括单层或多层堆栈的金属材料，例如为钥(Molybdenum,简称:Mo)、招/钥(Aluminum/Molybdenum,简称:Α1/Μο)等。所谓的掩模步骤是一种使用掩模来图案化材料层的步骤。举例来说，第一道掩模步骤包括了在基板100上形成整层的材料层(例如金属材料层)，使用第一道掩模在材料层上形成图案化光刻胶，以及在图案化光刻胶的阻挡下蚀刻材料层以将材料层图案化。但不以此为限。
[0018]请参照图1B，在完成上述栅极110以及下接垫112后，于基板100上形成闸绝缘层120。闸绝缘层120覆盖栅极110以及下接垫112，其中闸绝缘层120的材料包括无机介电材料，例如是氧化硅、氮化硅或上述的组合。接着，如图1C所示，分别利用第二道以及第三道掩模步骤在闸绝缘层120上形成通道层130以及第一电极层132。详细来说，通道层130与第一电极层132皆位于画素区102中，并且通道层130在基板100上的投影面积重叠于栅极110在基板100上的投影面积。在本实施例中，通道层130的材质包括氧化物半导体层，例如为铟镓锌氧化物(IGZO)，但不限于此。通道层130的材质也可以是其它结晶或是非结晶的半导体材料，例如结晶硅、多晶硅、非晶硅等。第一电极层132的材质可包括透明导电材料，例如是铟锡氧化物(ITO)，但不限于此。在此，通道层130以及第一电极层132具有不同材质时，可以利用不同的掩模步骤来制作。不过，当通道层130以及第一电极层132具有相同材质时，可以采用同一道掩模步骤来制作，这将有助于简化制作流程并缩减制作时间。
[0019]如图1D中所示，在完成前述闸绝缘层120、通道层130以及第一电极层132后，继续于基板100上形成蚀刻阻挡材料层140，蚀刻阻挡材料层140完全覆盖通道层130、第一电极层132以及闸绝缘层120。接着，如图1E中所示，利用第四道掩模步骤来图案化蚀刻阻挡材料层以形成蚀刻阻挡图案层142。在此，蚀刻阻挡图案层142包括画素区图案144以及周边电路区图案146而且蚀刻阻挡图案层142暴露出第一电极层132。在本实施例中，蚀刻阻挡材料层140的材质包括氧化物材料，例如为氧化硅，但不限于此。
[0020]详细来说，请同时参照图1E以及图1F，画素区图案144具有第一通道接触开口144a以及第二通道接触开口 144b，第一通道接触开口 144a暴露出通道层130的一第一接触区130a而第二通道接触开口 144b暴露出通道层130的一第二接触区130b。实质上，画素区图案144覆盖第一接触区130a以及第二接触区130b以外的通道层130面积。另外，周边电路区图案146则具有第一接触开口 146a，且各第一接触开口 146a位于其中一个下接垫112上方。
[0021]在图1E中，闸绝缘层120还可包括一遮蔽部122以及一未遮蔽部124，遮蔽部122受到通道层130、第一电极层132以及蚀刻阻挡图案层142所遮蔽，而未遮蔽部124则否。在图1F中，可利用蚀刻法进一步移除闸绝缘层120的未遮蔽部124，此处采用的蚀刻法例如为干蚀刻法，但不限于此。如此一来，在闸绝缘层120可形成第二接触开口 120a，且各第二接触开口 120a连通于对应的一个第一接触开口 146a并暴露出其中