一个下接垫112。
[0022]值得注意的是，图1E与图1F的蚀刻步骤可以连续地进行，而不需使用额外的掩模，这有助于减少掩模的使用数量以及加快制作时间。另外，形成蚀刻阻挡材料层140时使蚀刻阻挡材料层140的膜层厚度可以设置为小于闸绝缘层120的膜层厚度，藉此，在进行图案化蚀刻阻挡材料层140的过程中，可进一步移除闸绝缘层120的未遮蔽部124。也就是说，本实施例可以采用同一道掩模来制作出所要图案的蚀刻阻挡图案层142以及闸绝缘层120。
[0023]请同时参照图1F以及图1G，在完成上述图案化蚀刻阻挡材料层140以及闸绝缘层120以暴露出第一电极层132与下接垫112的步骤后，接着利用第五道掩模步骤于基板100上形成源极150、漏极152以及上接垫154。形成源极150、漏极152以及上接垫154的材料包括单层或多层堆栈的金属材料材料，例如为金属氧化物，例如为钥(Mo)、钥/铝/钥(Mo/Al/Mo)等。具体而言，源极150与漏极152分别接触通道层130的第一接触区130a与第二接触区130b，并且，形成漏极152的同时，漏极152可制作为直接接触第一电极层132而电性连接至第一电极层132。此外，上接垫154位于下接垫112上方并通过第一接触开口146a与第二接触开口 120a接触于下接垫112。在本实施例中，形成上接垫154的同时可选择还于蚀刻阻挡图案层142的周边电路图案146上形成一信号接垫156。
[0024]接着，请参照图1H，在完成上述源极150、漏极152、上接垫154以及信号接垫156后，于基板100上形成保护层160。保护层160覆盖源极150、漏极152、上接垫154以及信号接垫156以作为保护以及隔绝用途。此外，为了将信号接垫156与其中一个上接垫154电性连接，还可利用第六道掩模步骤在保护层160中分别形成第三接触开口 160a与第四接触开口 160b。第三接触开口 160a与第四接触开口 160b分别暴露上接垫154与信号接垫156。
[0025]请参照图1I，在完成上述于基板100上形成保护层160后，接着，利用第七道掩模步骤，于保护层160上形成第二电极层170以及连接电极172。第二电极层170位于画素区102中并具有多个狭缝170a、170b、170c，且第二电极层170在基板100的投影面积重叠于第一电极层132在基板100的投影面积。狭缝170a、170b、170c的面积例如都重叠于第一电极层132的面积。当第一电极层132与第二电极层170被施加不同电压时,狭缝170a、170b、170c边缘可产生边缘电场作用，而构成边缘电场切换式的画素设计。
[0026]此外，连接电极172可通过第三接触开口 160a与第四接触开口 160b接触上接垫154与信号接垫156。如此一来，上接垫154与信号接垫156通过连接电极172而彼此电性连接。
[0027]依照本实施例的上述步骤，即可于基板100上的画素区102形成画素结构，并且同时于基板100上的周边电路区104制作所要的接垫结构，实现不同导电层的电性连接，例如使得其中一个下接垫112与信号接垫156电性连接。值得一提的是，本实施例的画素结构设置为第一电极层132连接漏极152，则第二电极层170可以连接至共享电位，以产生所要的边缘电场，但不以此为限。在第二实施例中，第二电极层设置为连接漏极，而第一电极层连接至共享电位。因此，本发明不需特别限定第一电极层与第二电极层中哪一者连接漏极。
[0028]举例而言，图2A至图21是依照本发明的第二实施例的一种画素基板的制造流程示意图。在本实施例中，图2A至图2C画素基板的制造方法与前述图1A至图1C相似，两实施例中相同的部分以相同标号表不，并省略描述。而图2D至图21与图1D至图1I主要的差别如下所述。
[0029]详细来说，如图2D所示，在完成前述闸绝缘层120、通道层130以及第一电极层132后，继续于基板100上形成蚀刻阻挡材料层240，蚀刻阻挡材料层240完全覆盖通道层130、第一电极层132以及闸绝缘层120。接着，如图2E中所示，利用第四道掩模步骤，图案化蚀刻阻挡材料层以形成蚀刻阻挡图案层242。蚀刻阻挡图案层242包括画素区图案244以及周边电路区图案246而暴露出第一电极层132。在本实施例中，蚀刻阻挡材料层240的材质包括括氧化物材料，例如为氧化硅，但不限于此。
[0030]具体而言，请同时参照图2E以及图2F，画素区图案244具有第一通道接触开口244a以及第二通道接触开口 244b，第一通道接触开口 244a暴露出通道层130的第一接触区130a而第二通道接触开口 244b暴露出通道层130的第二接触区130b，且画素区图案244覆盖第一接触区130a以及第二接触区130b以外的通道层130面积。周边电路区图案246具有第一接触开口 246a，且各第一接触开口 246a位于其中一个下接垫112上方。
[0031]此外，在本实施例中，画素区图案244与第一电极层132相隔一距离。同时，画素区102与周边电路区104之间有部分面积上没有设置通道层130、第一电极层132以及蚀刻阻挡图案层242任何一者。因此，闸绝缘层120包括一遮蔽部122以及一未遮蔽部124，遮蔽部122受到通道层130、第一电极层132以及蚀刻阻挡图案层242所遮蔽，而未遮蔽部124则否。在本实施例中，如图2F所示，可利用蚀刻法移除闸绝缘层120的未遮蔽部124，例如为干蚀刻法，但不限于此。如此一来，可在闸绝缘层120形成第二接触开口 120a，且第二接触开口 120a连通于其中一个第一接触开口 246a并暴露出下接垫112。并且，在移除闸绝缘层120的未遮蔽部124的同时，也在闸绝缘层120中形成至少一开口 120b、120c而暴露出基板100。开口 120b位于画素区102与周边电路区104之间，而开口 120c位于画素区图案244与第一电极层132之间。请同时参照图2F以及图2G，在完成上述图案化蚀刻阻挡材料层240以及闸绝缘层120以暴露出第一电极层132与下接垫112的步骤后，接着利用第五道掩模步骤于基板100上形成源极250、漏极252以及上接垫254。具体而言，源极250与漏极252分别接触通道层130的第一接触区130a与第二接触区130b。并且，形成漏极252的同时，漏极252可以延伸至上述的开口 120c中而接触于基板100。此时，漏极252并无直接与第一电极层132接触而电性连接。此外，上接垫254位于下接垫112上方并通过第一接触开口 246a与第二接触开口 120a接触于下接垫112。在本实施例中，形成上接垫254的同时还于蚀刻阻挡图案层242的周边电路图案246上形成一信号接垫256。
[0032]接着，请同时参照图2F至图2H，在完成上述源极250、漏极252以及上接垫254后，于基板100上形成保护层260。保护层260覆盖源极250、漏极252以及上接垫254以做为保护用途。并且，对应于上述闸绝缘层120中形成的开口 120b、120c，保护层260延伸至开口 120b、120c中而接触于基板100。此外，对应于上述信号接垫256，还可利用第六道掩模步骤在保护层260中分别形成第三接触开口 260a与第四接触开口 260b，并且同时在保护层260中形成漏极接触开口 260c。第三接触开口 260a与第四接触开口 260b分别暴露上接垫254与信号接垫256，漏极接触开口 260c暴露出漏极252。
[0033]请参照图21，在完成上述于基板100上形成保护层260后，接着，利用第七道掩模步骤，于保护层260上形成第二电极层270，第二电极层270位于画素区102中并具有多个狭缝270a、270b、270c，且第二电极层270在基板100的投影面积至少部分重叠于第一电极层132在基板100的投影面积。值得注意的是，狭缝270a、270b、270c的设置可以用来产生边缘电场。举例而言，第二电极层270设置为连接漏极252以接收对应的显示电压，而第一电极层132连接至共享电位，则狭缝270a、270b、270c的边缘即可以产生边缘电场而驱动显示介质并进行显示。
[0034]另外，在形成第二电极层270时可以使第二电极层270通过漏极接触开口 260c接触漏极252。此外，在图21的步骤中还可同时形成连接电极272。请同时参照图2H以及图21，连接电极272可通过第三接触开口 260a与第四接触开口 260b接触上接垫254与信号接垫256。如此一来，即可于基板100上的画素区102形成画素结构，并且同时于基板100上的周边电路区104实现不同导电层电性连接的制作，例如为下接垫112与信号接垫256电性连接的制作。
[0035]图3A至图31是依照本发明的第三实施例的一种画素基板的制造流程示意图。在本实施例中，画素基板的制造方法与前述第一实施例相似，相同的部分以相同标号表不，并省略描述。而在本实施例中，请参照如图3C中所示，与第一实施例主要的差别在于第一电极层332的材质相同于通道层330的材质。详细来说，如图3C所不，由于第一电极层33