【附图说明】
[0045] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。
[0046] 图1为现有的阵列基板示意图；
[0047] 图2为图1所示阵列基板的截面示意图；
[0048] 图3为本发明实施例提供的一种绝缘层示意图；
[0049] 图4为本发明实施例提供的另一种绝缘层不意图；
[0050] 图5为本发明实施例提供的一种阵列基板的截面示意图；
[0051] 图6为本发明实施例提供的另一种阵列基板的截面示意图；
[0052] 图7为本发明实施例提供的另一种阵列基板的截面示意图；
[0053] 图8为本发明实施例提供的在栅金属层上依次形成第一栅绝缘薄膜和第二栅绝 缘薄膜示意图；
[0054] 图9为在图8所示的第一栅绝缘薄膜和第二栅绝缘薄膜形成过孔示意图；
[0055] 图10为本发明实施例提供的一种形成栅绝缘层的方法示意图；
[0056] 图11为本发明实施例提供的另一种形成栅绝缘层的方法示意图；
[0057] 图12为在第二栅绝缘薄膜上形成第三栅绝缘薄膜的示意图；
[0058] 图13为对第三栅绝缘薄膜构图后的示意图；
[0059] 图14为在第三栅绝缘薄膜上形成有源层的示意图；
[0060] 图15为本发明实施例提供的一种形成第三子层的方法示意图；
[0061] 图16为本发明实施例提供的一种以有源层为掩膜对第三栅绝缘薄膜构图的方法 示意图；
[0062] 图17为在第三栅绝缘薄上沉积半导体材料以及光刻胶的示意图；
[0063] 图18为对光刻胶进行曝光、显影后的示意图；
[0064] 图19为依次刻蚀光刻胶去除部分的半导体薄膜和第三栅绝缘薄膜的示意图；
[0065] 图20为将光刻胶剥离的示意图；
[0066] 图21为本发明实施例提供的另一种阵列基板的制作方法示意图；
[0067] 图22为本发明实施例提供的一种阵列基板的具体制作方法示意图。
[0068] 附图标记：
[0069] 10-衬底基板；11-栅极；12-栅线引线；13-栅绝缘层；14-有源层；15-源极； 16-漏极；17-连接电极；21-第一栅绝缘薄膜；22-第二栅绝缘薄膜；23-第三栅绝缘薄膜； 24-半导体薄膜；25-光刻胶；131-第一子层；132-第二子层；133-第三子层。
【具体实施方式】
[0070] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
[0071] 在本发明所有实施例中，需要阐明"薄膜"、"层"以及"图案"的定义，以及之间的 关系。其中，"薄膜"是指利用某一种材料在基板上利用沉积或其他工艺制作出的一层薄膜。 若在整个制作过程当中该"薄膜"无需构图工艺，则该"薄膜"还可以称为"层";若在整个制 作过程当中该"薄膜"还需构图工艺，则在构图工艺前称为"薄膜"，构图工艺后称为"层"。 经过构图工艺后的"层"中包含至少一个薄膜"图案"。
[0072] 示例的，栅绝缘层可以是在透明基板上沉积SiNx (氮化硅）所制得的，栅绝缘层一 般无需构图工艺。又示例的，栅金属层是通过沉积金属薄膜再经过构图形成栅极和栅线引 线，其中，栅极和栅线引线为薄膜"图案"。
[0073] 所谓"构图工艺"是将薄膜形成包含至少一个图案的层的工艺；而构图工艺通常包 含：在薄膜上涂胶，利用掩膜板对所述光刻胶进行曝光，再利用显影液将需去除的光刻胶冲 蚀掉，再刻蚀掉未覆盖光刻胶的薄膜部分，最后将剩下的光刻胶剥离。而在本发明所有实施 例中，"一次构图工艺"是指经过一次曝光形成所需要的层结构工艺。
[0074] 本发明实施例提供了一种绝缘层，本发明实施例以绝缘层栅绝缘层13为例进行 说明，如图3所示，绝缘层（即栅绝缘层13)上经过一次刻蚀形成有过孔，绝缘层（栅绝缘 层13)包括：形成在衬底基板（图中未示出）上的第一子层131以及位于第一子层131上、 且与第一子层131接触的第二子层132 ;其中，第一子层131的致密度大于第二子层132的 致密度。过孔在对应第一子层131和第二子层132的同一位置处，贯穿第一子层131和第 二子层132。本发明实施例中，第二子层的厚度不小于I(X)人"
[0075] 需要说明的是，绝缘层包括形成在衬底基板上的第一子层以及位于第一子层上 的第二子层，则过孔在形成过程中，必然首先贯穿第二子层，之后再贯穿第一子层。由于第 一子层的致密度大于第二子层的致密度，在形成过孔的过程中，刻蚀第二子层的速率较快， 刻蚀第一子层的速率较慢，则第二子层的过孔宽度将大于第一子层的过孔宽度，即形成的 过孔在第二子层上的开口大于在第一子层上的开口，过孔为倒梯形，过孔的侧壁平缓，在过 孔处沉积其他材料，能够均匀的形成在过孔的侧壁上。例如过孔可用于将位于绝缘层两侧 的导电材料通过该过孔实现连接，则导电材料可均匀沉积在过孔的侧壁以及底部，从而有 利于实现过孔两侧的导电层的连接。
[0076] 本发明实施例提供了一种绝缘层，绝缘层包括第一子层和位于第一子层上的第二 子层，第一子层的致密度大于第二子层的致密度，绝缘层上具有贯穿第一子层和第二子层 的过孔，则过孔在第二子层的开口宽度大于过孔在第一子层的开口宽度，形成的过孔侧壁 平缓，有利于材料在该过孔处的沉积。
[0077] 可选的，如图4所示，绝缘层（栅绝缘层13)还包括位于第二子层132上、且与第 二子层132接触的第三子层133 ;其中，第三子层133的致密度大于第二子层132的致密度， 如图4所示，过孔未贯穿第三子层133。即第三子层形成在过孔之外的其他位置处。第三子 层的致密度大于第二子层的致密度，而第一子层的致密度大于第二子层的致密度，此处，第 一子层的致密度可以是大于第三子层的致密度，也可是小于第三子层的致密度，还可以是 等于第三子层的致密度。
[0078] 优选的，第三子层的致密度大于第一子层的致密度。即在第一子层、第二子层和第 三子层中，第三子层的致密度最大，第一子层的致密度次之，第二子层的致密度最小。
[0079] 本发明实施例提供了一种阵列基板，如图5所示，包括：衬底基板10以及形成在衬 底基板10上的栅金属层、覆盖栅金属层的栅绝缘层；栅金属层包括栅极11和栅线引线12 ; 栅绝缘层包括：第一子层131以及位于第一子层131上、且与第一子层131接触的第二子层 132 ;其中，第一子层131与栅金属层接触，即第一子层131与栅极11和栅线引线12接触； 第一子层131的致密度大于第二子层132的致密度。第一子层131和第二子层132在对应 栅线引线12的同一位置处形成有过孔，过孔贯穿第一子层131和第二子层132。
[0080] 栅绝缘层在对应栅线引线的位置处形成过孔，则过孔处栅线引线的上表面露出， 可以通过该过孔将栅线引线与线路板电连接。而该过孔在第二子层的开口宽度大于过孔在 第一子层的开口宽