具有多个注入层的高压场效应晶体管的制作方法
【技术领域】
[0001]本公开内容涉及场效应晶体管的制造，且更具体地，涉及高压场效应晶体管的制造。
【背景技术】
[0002]高压场效应晶体管(HVFET)可以用在多种不同的电路应用(诸如，功率转换电路)中。例如，HVFET可以用作功率转换电路中的功率开关。包括HVFET功率开关的示例功率转换器拓扑可以包括但不限于非隔离功率转换器拓扑(例如，降压转换器或升压转换器)和隔离功率转换器拓扑(例如，反激转换器)。
[0003]在功率转换电路的运行期间，HVFET可能遭受高电压和高电流。例如，在运行期间，HVFET可能遭受数百伏(例如，700V-800V)的电压。因此，HVFET可以被设计成具有高击穿电压。HVFET还可以被设计成具有相对低的导通电阻以便最小化功率转换电路运行期间的传导损耗。
【附图说明】
[0004]参考以下附图描述本公开内容的非限制性且非穷举性实施方案，其中在所有多个视图中相同的参考数字可以指示相同的部分。
[0005]图1示出一个高压场效应晶体管(HVFET)的横截面侧视图。
[0006]图2是描述制造图1的HVFET的流程图。
[0007]图3示出包括图1的HVFET的一个漏极区域和一个主体区域的衬底的横截面侧视图。
[0008]图4示出包括一个薄氧化物层的衬底的横截面侧视图。
[0009]图5示出用于注入图1的HVFET的注入层的离子注入操作的横截面侧视图。
[0010]图6示出包括一个厚氧化物层的衬底的横截面侧视图。
[0011]图7示出包括一个蚀刻的厚氧化物层和蚀刻的薄氧化物层的衬底的横截面侧视图。
[0012]图8示出一个替代HVFET的横截面侧视图。
[0013]在附图的所有若干视图中，相应的参考字符指示相应的部件。本领域技术人员将理解，图中的元件是为了简化和清楚而例示的从而不必按比例绘制。例如，图中的某些元件的尺度相对于其它元件可能被夸大，以有助于增进对本公开内容的多个实施方案的理解。另外，为了便于较少地遮挡本公开内容的这些多个实施方案的视图，通常不描绘出在商业上可行的实施方案中有用的或必需的通用但熟知的元件。
【具体实施方式】
[0014]在下面的描述中阐述了许多具体的细节，以提供对本发明的透彻理解。然而，本领域的普通技术人员应明了，不需要采用具体细节来实践本发明。在其它实例中，为了避免模糊本发明，没有详细描述公知的材料或方法。
[0015]贯穿本说明书引用的“ 一个实施方案”、“ 一实施方案”、“ 一个实施例”或“ 一实施例”意味着结合该实施方案或实施例描述的具体特征、结构或特性包括在本发明的至少一个实施方案中。因此，在贯穿本说明书的多个位置出现的短语“在一个实施方案中”、“在一实施方案中”、“一个实施例”或“一实施例”未必全部指的是相同的实施方案或实施例。此夕卜，所述具体特征、结构或特性可以以任何合适的组合和/或子组合被组合在一个或多个实施方案或实施例中。
[0016]本公开内容的高压场效应晶体管(HVFET)可以制造在衬底(例如，掺杂的硅衬底)上。一般而言，可以在衬底的表面上执行用来形成HVFET的处理操作。例如，可以在衬底的表面上执行用来制造HVFET的掺杂操作、图案化操作和分层操作。
[0017]HVFET包括形成在衬底中的漏极区域(例如，图1的漏极区域104)、源极区域(例如，图1的源极区域108)和主体区域(例如，图1的主体区域106)。漏极区域和源极区域可以通过主体区域彼此分开。漏极区域可以包括一个形成在衬底中的掺杂区域(例如，η阱)。主体区域可以包括一个形成在衬底中的邻近漏极区域的掺杂区域(例如，ρ阱)。源极区域可以是形成在主体区域内的掺杂区域(例如，Ρ+掺杂区域和Ν+掺杂区域)使得主体区域的一部分被设置在源极区域和漏极区域之间。
[0018]多种不同的层可以形成在衬底的表面上方。栅极氧化物层和栅极电极可以形成在主体区域的设置在源极区域和漏极区域之间的部分的顶部上方。主体区域的在栅极电极和栅极氧化物下面的部分可以形成HVFET的沟道区域。还可以形成源极电极和漏极电极以为源极区域和漏极区域提供接触。
[0019]本公开内容的HVFET还可以包括形成在漏极区域上方的薄氧化物层。该薄氧化物层可以在制造漏极区域中包括的特征(例如，注入层110)期间存在。该薄氧化物层还可以存在于最终的HVFET中，如图1中例示的。下文描述漏极区域的结构和制造。
[0020]HVFET的漏极区域包括多个注入层(例如，图1的注入层110_1、注入层110_2、注入层110-3)。如本文中描述的，注入层可以是漏极区域的η阱内的ρ-掺杂区域。每个注入层均可以具有一个近似平行于衬底表面的平面几何结构。因此，注入层可以彼此近似平行。注入层可以形成在漏极区域内的不同深度处，使得注入层彼此上下堆叠。注入的Ρ型层可以通过漏极区域的η型区域彼此分开。
[0021]所述三个注入层可以被称为顶部注入层、中间注入层和底部注入层。在一些实施例中，顶部注入层可以形成在衬底的表面处(例如，见图1)。在其他实施例中(例如，见图8)，顶部注入层可以形成在衬底的表面下方一定距离处，使得漏极区域的一个η-型部分设置在顶部注入层和衬底的表面之间。中间注入层可以形成在顶部注入层的下面并且通过η阱的一个区域与顶部注入层分开。底部注入层可以形成在中间注入层的下面并且通过η阱的一个区域与中间注入层分开。
[0022]可以使用离子注入操作将所述三个注入层注入在漏极区域中。一般而言，离子注入操作可以包含在衬底处发射选定能量的离子束以注入所述注入层中的一个。如下文描述的(例如，参考图5)，可以穿过形成在衬底的表面上的薄氧化物层注入所述三个注入层。穿过薄氧化物层的注入可以有助于产生具有高斯分布掺杂轮廓的注入层。在一些实施例中，在离子注入操作期间可以使衬底倾斜使得离子束不垂直地撞击在薄氧化物层上。例如，衬底可以倾斜使得离子束以偏离垂线近似3度-10度的角度撞击在薄氧化物层上。在衬底倾斜的同时注入还可以有助于产生具有高斯分布掺杂轮廓的注入层。
[0023]在随后的处理操作期间，漏极区域的顶部上方的薄氧化物层可以留在漏极区域上方。例如，在随后处理操作期间，可以在薄氧化物层的顶部上建立附加层(例如，绝缘体和电极)。在一些实施例中，在最后的HVFET器件中可以存在薄氧化物层，如图1和图8中例示的。
[0024]现在参考图1-图8描述示例HVFET以及所述示例HVFET的制造。图1和图8示出示例HVFET。图2示出用于制造HVFET的一种示例方法。图3-图7示出如图2的方法中描述的制造HVFET的各个阶段。
[0025]图1是本公开内容的HVFET 100的横截面侧视图。HVFET 100可以用在多种不同的电子应用中。例如，HVFET 100可以用作开关模式电源电路中的功率开关。在一个实施例中，HVFET 100可以用于具有额定电压700伏、额定电流5安培和1欧姆的RDS(]N的应用。
[0026]HVFET 100包括ρ型半导体衬底102。例如，ρ型半导体衬底102可以是ρ掺杂硅晶圆。Ρ型半导体衬底102下文可以被称为“衬底102。衬底102包括漏极区域104、主体区域106和源极区域108。源极区域108可以指Ρ+区域108-1和Ν+区域108-2的组合。主体区域106的一部分位于漏极区域104和源极区域108之间。
[0027]漏极区域104形成在衬底102内。例如，漏极区域104可以是形成在衬底102内的η阱。漏极区域104包括三个注入层110-1、110-2和110-3 (统称为“注入层110-)。漏极区域104还可以包括漏极接触区域112。漏极接触区域112可以是漏极区域104内的重η掺杂(Ν+)区域。漏极接触区域112可以被漏极电极114接触。漏极电极114可以充当HVFET 100的漏极端子，该漏极端子可以连接到HVFET 100外部的电路系统。在一些实施例中，漏极电极114可以是金属电极。
[0028]主体区域106形成在衬底102内邻近漏极区域104。例如，主体区域106可以是形成在衬底102中邻近漏极区域104的掺杂区域(例如，ρ阱)。在一些实施例中，主体区域106可以邻接漏极区域104 (例如，与该漏极区域104交界)。
[0029]源极区域108可以包括在主体区域106内的一个或多个掺杂区域。例如，源极区域108可以包括形成在主体区域106内的重ρ掺杂(Ρ+)区域108-1和重η掺杂(Ν+)区域108-2。源极区域108通过主体区域106与漏极区域104分开。例如，源极区域108形成在主体区域106内使得主体区域106的一部分设置在源极区域108和漏极区域104之间。主体区域106的设置在源极区域108和漏极区域104之间的部分可以包括HVFET 100的“沟道区域”的一部分。源极区域108可以被源极电极116接触。源极电极116可以充当HVFET100的源极端子，该源极端子可以连接到HVFET 100外部的电路系统。在一些实施例中，源极电