案170包括载体金属层(图15中的312)，第三电路图案180包括金属层(图15中的125)。
[0090]此后，形成保护层(S170)。
[0091]参照图17，形成第一保护层191和第二保护层192。
[0092]可在第一绝缘层121的底部上形成第一保护层191以保护第一电路图案110和第二电路图案170。在第二绝缘层122的顶部上可形成第二保护层192，以保护第三电路图案180。
[0093]当将电连接件焊接到外部组件时，根据本公开的第一保护层191和第二保护层192防止焊料涂覆在第一电路图案110、第二电路图案170和第三电路图案180上。第一保护层191和第二保护层192防止第一电路图案110、第二电路图案170和第三电路图案180被氧化和侵蚀。
[0094]第一保护层191可允许电连接外部组件的区域暴露至外部。例如，当第一电路图案110的一部分电连接到外部组件时，第一保护层191使对应的第一电路图案110暴露至外部。
[0095]当第三电路图案180的一部分电连接到外部组件时，第二保护层192使对应的第三电路图案180暴露至外部。
[0096]根据本发明构思的示例性实施例，第一保护层191和第二保护层192由耐热护层材料形成。例如，第一保护层191和第二保护层192可以由阻焊剂形成。
[0097]根据本发明构思的示例性实施例的图1的嵌入式板100通过上面描述的图2到图17来形成。
[0098]载体板310用于形成作为掩埋结构的第一电路图案110，由此实现精细图案。载体板310可实现嵌入式板100，由此可以省略用于对电子器件150进行嵌入的单独的芯层，由此实现纤薄的嵌入式板。
[0099]图18和图19是根据本发明构思的另一示例性实施例的用于示出制造嵌入式板的方法的示例性视图。
[0100]参照图19，第一绝缘层121的顶表面设置成与电子器件150的底表面位于同一水平。然而，第一绝缘层121的厚度不限于此。第一绝缘层121的厚度可以根据本领域普通技术人员的选择进行改变。
[0101]例如，如图18中所示，第一绝缘层121可以以下述方式具有小的厚度:第一绝缘层121的顶表面可以与电子器件150的底部处于同一水平。
[0102]此后，通过执行图10到图17的工艺来形成图19中的嵌入式板200。
[0103]根据另一示例性实施例的上述形成的嵌入式板200的厚度可以比根据本公开示例性实施例的嵌入式板(图1和图17中的100)的厚度小。
[0104]虽然出于说明性的目的已经公开了本发明构思的实施例，但是将认识到的是，本公开不限于此，并且本领域技术人员将认识到，在不脱离本公开的范围和精神的情况下，可以进行各种修改、添加和替换。
[0105]因此，任何和所有的修改、变化或等同布置应该被理解为在本公开的范围内，并且本公开的详细范围将由权利要求书公开。
【主权项】
1.一种嵌入式电路板，所述嵌入式电路板包括: 绝缘层； 电子器件，嵌入在绝缘层中； 第一电路图案，嵌入在绝缘层中，以接触绝缘层的底表面； 第二电路图案，从绝缘层的底表面突出；以及 通孔，结合到电子器件和第二电路图案。2.如权利要求1所述的嵌入式电路板，其中，第一电路图案和第二电路图案彼此结合。3.如权利要求2所述的嵌入式电路板，其中，第二电路图案的一部分与第一电路图案的底表面接触。4.如权利要求1所述的嵌入式电路板，所述嵌入式电路板还包括第三电路图案，第三电路图案形成在绝缘层的顶表面上。5.如权利要求1所述的嵌入式电路板，所述嵌入式电路板还包括内部电路图案，所述内部电路图案形成在绝缘层的内部。6.如权利要求1所述的嵌入式电路板，所述嵌入式电路板还包括结合层，所述结合层设置在电子器件和第二电路图案之间。7.如权利要求6所述的嵌入式电路板，其中，通孔贯穿结合层。8.如权利要求1所述的嵌入式电路板，其中，绝缘层包括: 第一绝缘层，第一电路图案嵌入在所述第一绝缘层中，并且所述第一绝缘层包括腔，电子器件设置在腔中； 第二绝缘层，设置在第一绝缘层的顶部上以使电子器件嵌入。9.如权利要求1所述的嵌入式电路板，所述嵌入式电路板还包括保护层，所述保护层分别设置在绝缘层的顶部和底部上并且保护第一电路图案、第二电路图案和第三电路图案中的至少一个。10.如权利要求9所述的嵌入式电路板，其中，保护层允许第一电路图案和第三电路图案的一部分暴露到外部。11.如权利要求1所述的嵌入式电路板，其中，电子器件包括位于电子器件的两个表面上的电极，通孔结合到所述电极。12.如权利要求9所述的嵌入式电路板，其中，通孔贯穿设置在电子器件的底部之下的第二绝缘层。13.如权利要求5所述的嵌入式电路板，其中，所述嵌入式电路板还包括内部通孔，所述内部通孔贯穿绝缘层并结合在内部电路图案和第一电路图案之间。14.一种制造嵌入式电路板的方法，所述方法包括: 在载体板上形成第一电路图案； 在载体板的顶部上形成其中形成有腔的第一绝缘层； 将电子器件放置在腔中； 在第一绝缘层的顶部上形成第二绝缘层并使电子器件嵌入； 去除载体板；以及 形成第二电路图案，第二电路图案从形成在腔中的第二绝缘层的底表面突出，将通孔结合到电子器件和第二电路图案。15.如权利要求14所述的方法，其中，形成第一绝缘层的步骤包括在第一绝缘层的顶部上形成内部电路图案。16.如权利要求14所述的方法，其中，形成第二电路图案的步骤包括将第二电路图案结合到第一电路图案。17.如权利要求16所述的方法，其中，第二电路图案的一部分与第一电路图案的底表面接触。18.如权利要求14所述的方法，其中，形成第二电路图案的步骤包括在第二绝缘层的顶表面上形成第三电路图案。19.如权利要求14所述的方法，所述方法还包括:在放置电子器件之前，在通过腔暴露的载体板的顶部上形成结合层。20.如权利要求19所述的方法，其中，形成第二电路图案的步骤包括形成贯穿结合层的通孔。21.如权利要求14所述的方法，所述方法还包括:在形成第二电路图案和通孔之后，在第一绝缘层的底部和第二绝缘层的顶部形成保护层，保护层保护第一电路图案、第二电路图案和第三电路图案中的至少一个。22.如权利要求19所述的方法，其中，形成第二电路图案的步骤包括形成贯穿结合层的贯通孔并在第二绝缘层中形成内部贯通孔，以贯穿形成在第二绝缘层的顶部上的金属层。23.如权利要求22所述的方法，其中，形成第二电路图案的步骤还包括在载体板的载体金属层的底部上形成第一阻镀剂并在金属层的顶部上形成第二阻镀剂。24.如权利要求23所述的方法，其中，第一阻镀剂包括允许贯通孔暴露到外部的第一镀覆开口单元，第二阻镀剂包括允许第二内部贯通孔暴露到外部的第二镀覆开口单元。25.如权利要求24所述的方法，其中，通孔通过镀覆贯穿结合层的贯通孔形成，第二内部通孔通过镀覆第二内部贯通孔形成。26.如权利要求24所述的方法，其中，形成第二电路图案的步骤还包括去除第一阻镀剂、第二阻镀剂和金属层。27.如权利要求14所述的方法，其中，载体板包括: 载体金属层，第一电路图案和第一绝缘层形成在该载体金属层上，其中，所述第一绝缘层以液体或膜的形式形成； 载体芯，载体金属层堆叠在该载体芯上。
【专利摘要】提供了一种嵌入式电路板以及制造该嵌入式电路板的方法。所述嵌入式板包括绝缘层和嵌入在绝缘层中的电子器件。第一电路图案嵌入以接触绝缘层的底表面，第二电路图案从绝缘层的底表面突出。通孔结合到所述器件和第二电路图案。
【IPC分类】H05K1/18
【公开号】CN105517344
【申请号】CN201510591386
【发明人】崔在薰, 朴正铉, 白龙浩, 金海星, 曹正铉, 徐一钟
【申请人】三星电机株式会社
【公开日】2016年4月20日
【申请日】2015年9月16日
【公告号】US20160105967