用于氧化物半导体薄膜晶体管的扫描驱动电路的制作方法
【专利摘要】本发明公开了一种用于氧化物半导体薄膜晶体管的扫描驱动电路，该用于氧化物半导体薄膜晶体管的扫描驱动电路包括多个级联的GOA单元以及共享的辅助反相器，每个GOA单元均包括主反相器，该辅助反相器与每个主反相器连接形成对应的下拉维持电路部分，能够实现多级GOA电路的下拉维持电路的共享，从而减少TFT元件的数量，以减少GOA版图空间和降低电路功耗。
【专利说明】用于氧化物半导体薄膜晶体管的扫描驱动电路
【技术领域】
[0001]本发明涉及液晶显示【技术领域】，特别是涉及一种用于氧化物半导体薄膜晶体管的扫描驱动电路。
【背景技术】
[0002]GOA (Gate Drive On Array)，是利用薄膜晶体管(thin filP transistor，TFT)液晶显示器阵列(Array)制程将栅极驱动器制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式。
[0003]通常，GOA电路主要由上拉部分(Pull-up part)、上拉控制部分(Pull_up controlpart)、下传部分(Transfer part)、下拉部分(Pul 1-down part)、下拉维持电路部分(Pull-down Holding part)、以及负责电位抬升的上升部分(Boost part)组成，上升部分一般由一自举电容构成。
[0004]上拉部分主要负责将输入的时钟信号(Clock)输出至薄膜晶体管的栅极，作为液晶显示器的驱动信号。上拉控制部分主要负责控制上拉部分的打开，一般是由上级GOA电路传递来的信号作用。下拉部分主要负责在输出扫描信号后，快速地将扫描信号(亦即薄膜晶体管的栅极的电位)拉低为低电平。下拉维持电路部分则主要负责将扫描信号和上拉部分的信号保持在关闭状态(即设定的负电位)。上升部分则主要负责对上拉部分的电位进行二次抬升，确保上拉部分的正常输出。
[0005]而现有技术中(如图1所示)，氧化物半导体薄膜晶体管的扫描驱动电路一般是多级相同的GOA电路进行级联连接，每一级GOA电路的下拉维持电路都相同，但是由于下拉维持电路包含较多的TFT元件，这样会增加GOA版图空间，而且也会增加电路功耗。
【发明内容】
[0006]本发明主要解决的技术问题是提供一种用于氧化物半导体薄膜晶体管的扫描驱动电路，能够实现多级GOA电路的下拉维持电路的共享，从而减少TFT元件的数量，以减少GOA版图空间和降低电路功耗。
[0007]为解决上述技术问题，本发明采用的一个技术方案是:提供一种用于氧化物半导体薄膜晶体管的扫描驱动电路，所述电路包括级联的P个GOA单元，每个GOA单元包括上拉控制部分、上拉部分、下传部分、第一下拉部分、自举电容部分和主反相器部分；所述电路还包括辅助反相器，每级连接关系中的所述主反相器部分与所述辅助反相器连接形成对应的所述GOA单元的下拉维持部分；设定P、N均为正整数，且NSP;其中，第N级连接关系中，所述主反相器部分包括:第五十一晶体管(T51)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第四节点(S(N));第五十二晶体管(T52)，栅极电性连接于第一节点(Q(N))，漏极电性连接于所述第四节点(S(N))，源极电性连接于第一负电位(VSSl);第五十三晶体管(T53)，栅极电性连接于所述第四节点(S(N))，漏极电性连接于所述恒压高电位(DCH)，源极电性连接于第二节点(P(N));第五十四晶体管(T54)，栅极电性连接于所述第一节点(Q(N))，漏极电性连接于所述第二节点(P (N))，源极电性连接于第三节点(K);所述辅助反相器包括:第七十三晶体管(T73)，栅极与第I级连接关系中的所述主反相器的第四节点(S(I))电性连接，漏极电性连接于恒压高电位(DCH);第七十四晶体管(T74)，栅极与最后一级连接关系中的所述主反相器的第四节点(S(P))电性连接，漏极电性连接于所述第三节点(K)，源极电性连接于所述第七十三晶体管(T73)的源极；第七十五晶体管(T75)，栅极与第I级连接关系中的所述主反相器的第一节点(Q(I))电性连接，漏极电性连接于所述第三节点(K)，源极电性连接于恒压低电位(DCL);第七十六晶体管(T76)，栅极与最后一级连接关系中的所述主反相器的第一节点(Q(P))电性连接，漏极电性连接于所述恒压低电位(DCL)，源极电性连接所述第三节点(K)。
[0008]其中，第N级连接关系中，所述上拉部分包括第二十一晶体管(T21)，所述第二十一晶体管(T21)的栅极电性连接于第一节点(Q(N))，漏极电性连接于时钟信号(CK(η))，源极电性连接于输出端(G(N));所述下传部分包括第二十二晶体管(Τ22)，所述第二十二晶体管(Τ22)的栅极电性连接于第一节点(Q(N))，漏极电性连接于时钟信号(CK(P))，源极电性连接于驱动输出端(ST(N));所述自举电容部分包括一电容(Cb)，所述电容(Cb)的一端电性连接于第一节点(Q(N))，另一端电性连接于输出端(G(N))。
[0009]其中，所述时钟信号(CK(P))的波形占空比不大于25/75。
[0010]其中，所述时钟信号(CK(P))的波形占空比等于25/75。
[0011]其中，当P = 3时，所述时钟信号(CK(P))包含四组时钟信号:第一时钟信号(CK(I))、第二时钟信号(CK(2))、第三时钟信号(CK(3))、第四时钟信号(CK(4))。
[0012]其中，当P = 5时，所述时钟信号(CK(P))包含八组时钟信号:第一时钟信号(CK(I))、第二时钟信号(CK(2))、第三时钟信号(CK(3))、第四时钟信号(CK(4))、第五时钟信号(CK (5))、第六时钟信号(CK (6))、第七时钟信号(CK (7))、第八时钟信号(CK (8))。
[0013]其中，在所述扫描驱动电路的第一级联关系中的所述第一节点(Q(I))的信号输出第一波形呈“凸”字形，最后一级的级联关系中的所述第一节点(Q(P))的信号输出第二波形均呈“凸”字形，并根据所述第一波形和第二波形交叠部分对应的信号控制所述辅助反相器。
[0014]其中，所述扫描驱动电路采用的级传方式是第N-1级传给第N级。
[0015]其中，所述扫描驱动电路的第一级连接关系中，第十一晶体管(Tll)的栅极和漏极电性连接于电路的启动信号端(STV)。
[0016]其中，所述扫描驱动电路的最后一级连接关系中，第四十一晶体管(Τ41)的栅极电性连接于电路的启动信号端(STV)。
[0017]本发明的有益效果是:本发明提供了一种用于氧化物半导体薄膜晶体管的扫描驱动电路，该用于氧化物半导体薄膜晶体管的扫描驱动电路的下拉维持电路部分具有主反相器，还包括一个公共的辅助反相器，该辅助反相器能够与每个主反相器连接形成对应的下拉维持电路部分，能够实现多级GOA电路的下拉维持电路的共享，从而减少TFT元件的数量，以减少GOA版图空间和降低电路功耗。
【专利附图】
【附图说明】
[0018]图1为现有技术中用于氧化物半导体薄膜晶体管的扫描驱动电路第N级GOA单元的电路图；
[0019]图2为本发明第一实施方式中的用于氧化物半导体薄膜晶体管的扫描驱动电路的下拉维持电路的电路图；
[0020]图3为具有图2所示的下拉维持电路的用于氧化物半导体薄膜晶体管的扫描驱动电路的波形设置和关键节点的输出波形图；
[0021]图4为本发明第二实施方式中的用于氧化物半导体薄膜晶体管的扫描驱动电路的下拉维持电路的电路图；
[0022]图5为具有图4所示的下拉维持电路的用于氧化物半导体薄膜晶体管的扫描驱动电路的波形设置和关键节点的输出波形图。
【具体实施方式】
[0023]下面结合附图和实施方式对本发明进行详细说明。
[0024]请参阅图1，为现有技术中用于氧化物半导体薄膜晶体管的扫描驱动电路第N级GOA单元的电路图。该GOA单元10包括上拉控制部分100、上拉部分200、下传部分300、第一下拉部分400、自举电容部分500和下拉维持电路部分600。
[0025]上述各部分的组成以及具体的连接方式如下:
[0026]该上拉控制部分100包括第^^一晶体管T11，该第^^一晶体管Tll的栅极电性连接于该第N级GOA单元的前两级GOA单元第N-2级GOA单元的驱动输出端ST (N-2)，漏级电性连接于该第N级GOA单元的前两级GOA单元第N-2级GOA单元的输出端G(N-2)，源极电性连接于第一节点Q(N)。
[0027]该上拉部分200包括第二^^一晶体管T21，该第二^^一晶体管T21的栅极电性连接于第一节点Q(N)，漏极电性连接于时钟信号CK(P)，源极电性连接于输出端G(N)。
[0028]该下传部分300包括第二十二晶体管T22，该第二十二晶体管T22的栅极电性连接于第一节点Q(N)，漏极电性连接于时钟信号CK(P)，源极电性连接于驱动输出端ST(N)。
[0029]该第一下拉部分400包括一第四十一晶体管T41，该第四十一晶体管T41的栅极电性连接于该第N级GOA单元的下两级GOA单元第N+2级GOA单元的输出端G(N+2)，漏极电性连接于第一节点Q (N)，源极电性连接于第二负电位VSS2。
[0030]该自举电容部分500包括一电容Cb，该电容Cb的一端电性连接于第一节点Q(N)，另一端电性连接于输出端G(N)。
[0031]该下拉维持部分600包括第五^ 晶体管T51，该第五^ 晶体管T51的栅极与漏极均电性连接于恒压高电位DCH，源极电性连接于第四节点S(N)。
[0032]第五十二晶体管T52，该第五十二晶体管T52的栅极电性连接于第一节点Q(N)，漏极电性连接于第四节点S (N)，源极电性连接于第一负电位VSSl。
[0033]第五十三晶体管T53，该第五十三晶体管T53的栅极电性连接于第四节点S (N)，漏极电性连接于恒压高电位DCH，源极电性连接于第二节点P(N)。
[0034]第五十四晶体管T54，该第五十四晶体管T54的栅极电性连接于第一节点Q (N)，漏极电性连接于第二节点P(N)，源极电性连接第三节点K(N)。
[0035]第七十一晶体管T71，该第七十一晶体管T71的栅极与漏极均电性连接于恒压高电位DCH，源极电性连接于第七十三晶体管T73的栅极。
[0036]第七十二晶体管T72，该第七十二晶体管T72的栅极电性连接于第一节点Q (N)，漏极电性连接于第七十三晶体管T73的栅极，源极电性连接于恒压低电位DCL。
[0037]第七十三晶体管T73，该第七十三晶体管T73的栅极电性连接于第七i^一晶体管T71的源极，漏极电性连接于恒压高电位DCH，源极电性连接于第三节点K(N)。
[0038]第七十四晶体管T74，该第七十四晶体管T74的栅极电性连接于第一节点Q (N)，漏极电性连接于第三节点K(N)，源极电性连接于恒压低电位DCL。
[0039]第四十二晶体管T42，该第四十二晶体管T42的栅极电性连接于第二节点P (N)，漏极电性连接于第一节点Q(N)，源极电性连接于第二负电位VSS2。
[0040]第三十二晶体管T32，该第三十二晶体管T32的栅极电性连接于第二节点P (N)，漏极电性连接于输出端G(N)，源极电性连接于第一负电位VSSl。
[0041]请参阅图2，为本发明第一实施方式中的用于氧化物半导体薄膜晶体管的扫描驱动电路的下拉维持电路的电路图，其中，该用于氧化物半导体薄膜晶体管的扫描驱动电路为铟镓锌氧化物(IndiuP GalliuP Zinc Oxide, IGZ0)薄膜晶体管的扫描驱动电路，包括级联的P个GOA单元。设P、N为正整数，且N < P，则第N级GOA单元包括上拉控制部分100、上拉部分200、下传部分300、第一下拉部分400、自举电容部分500和下拉维持电路部分 600。
[0042]上述各部分的组成以及具体的连接方式如下:
[0043]该上拉控制部分100包括第十一晶体管Tl I，该第十一晶体管Tll的栅极电性连接于该第N级GOA单元的前两级GOA单元第N-2级GOA单元的驱动输出端ST (N-2)，漏级电性连接于该第N级GOA单元的前两级GOA单元第N-2级GOA单元的输出端G(N-2)，源极电性连接于第一节点Q(N)。
[0044]该上拉部分200包括第二^^一晶体管T21，该第二^^一晶体管T21的栅极电性连接于第一节点Q(N)，漏极电性连接于时钟信号CK(P)，源极电性连接于输出端G(N)。
[0045]该下传部分300包括第二十二晶体管T22，该第二十二晶体管T22的栅极电性连接于第一节点Q(N)，漏极电性连接于时钟信号CK(P)，源极电性连接于驱动输出端ST(N)。
[0046]该第一下拉部分400包括一第四^ 晶体管T41，该第四^ 晶体管T41的栅极电性连接于该第N级GOA单元的下两级GOA单元第N+2级GOA单元的输出端G(N+2)，漏极电性连接于第一节点Q (N)，源极电性连接于第二负电位VSS2。
[0047]该自举电容部分500包括一电容Cb，该电容Cb的一端电性连接于第一节点Q(N)，另一端电性连接于输出端G(N)。
[0048]该下拉维持部分600包括主反相器600a、第三十二晶体管T32以及第四十二晶体管T42。其中，该主反相器600a包括:
[0049]第五十一晶体管(T51)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第四节点(S(N))。
[0050]第五十二晶体管(T52)，栅极电性连接于第一节点(Q (N))，漏极电性连接于所述第四节点(S(N))，源极电性连接于第一负电位(VSSl)。
[0051]第五十三晶体管(T53)，栅极电性连接于所述第四节点(S (N))，漏极电性连接于所述恒压高电位(DCH)，源极电性连接于第二节点(P(N))。
[0052]第五十四晶体管(T54)，栅极电性连接于所述第一节点(Q (N))，漏极电性连接于所述第二节点(P(N))，源极电性连接于第三节点(K)。
[0053]第四十二晶体管T42，该第四十二晶体管T42的栅极电性连接于第二节点P (N)，漏极电性连接于第一节点Q(N)，源极电性连接于第二负电位VSS2 ；
[0054]第三十二晶体管T32，该第三十二晶体管T32的栅极电性连接于第二节点P (N)，漏极电性连接于输出端G(N)，源极电性连接于第一负电位VSSl。
[0055]进一步地，GOA单元还包括辅助反相器700，每级连接关系中的主反相器部分600a与该辅助反相器700连接形成对应的GOA单元的下拉维持部分600。S卩，多级的GOA单元的下拉维持部分600共用同一个辅助反相器700。
[0056]具体地，该辅助反相器700包括:
[0057]第七十三晶体管(T73)，栅极与第I级连接关系中的该主反相器的第四节点(S(D)电性连接，漏极电性连接于恒压高电位(DCH)。
[0058]第七十四晶体管(T74)，栅极与最后一级连接关系中的该主反相器的第四节点(S(P))电性连接，漏极电性连接于该第三节点(K)，源极电性连接于该第七十三晶体管(T73)的源极。
[0059]第七十五晶体管(T75)，栅极与第I级连接关系中的该主反相器的第一节点(Q(D)电性连接，漏极电性连接于该第三节点(K)，源极电性连接于恒压低电位(DCL)。
[0060]第七十六晶体管(T76)，栅极与最后一级连接关系中的该主反相器的第一节点(Q(P))电性连接，漏极电性连接于该恒压低电位(DCL)，源极电性连接该第三节点(K)。
[0061]其中，该第一负电位VSS1、二负电位VSS2与恒压低电位DCL的关系为:恒压低电位DCL〈第二负电位VSS2〈第一负电位VSSl。
[0062]该扫描驱动电路采用的级传方式是第N-2级传给第N级。
[0063]该扫描驱动电路的第一级连接关系中，第十一晶体管Tll的栅极与漏极电性连接于电路的启动信号端STV。
[0064]该扫描驱动电路的第二级连接关系中，第十一晶体管Tll的栅极与漏极均电性连接于电路的启动信号端STV。
[0065]该扫描驱动电路的倒数第二级连接关系中，第四十一晶体管T41的栅极电性连接于电路的启动信号端STV。
[0066]该扫描驱动电路的最后一级连接关系中，第四十一晶体管T41的栅极电性连接于电路的启动信号端STV。
[0067]在本实施方式中，P = 3，S卩，三级GOA单元连接。在每一级连接关系中，同级别的主反相器600a与辅助反相器700连接共同形成对应的下拉维持电路600，且在三级连接关系中，形成三级的下拉维持电路共需要晶体管的数量为22个。但是，如图1所示的现有技术中的用于氧化物半导体薄膜晶体管的扫描驱动电路，其每一级连接关系中的下拉维持电路600均相同，都具有8个晶体管，则形成三级的下拉维持电路共需要晶体管的数量为24个。因此，通过本发明实施方式，在形成三级连接关系时，相应地减少了 2个晶体管。
[0068]进一步地，在本实施方式中，第一下拉部分400只有第四十一晶体管T41负责下拉第一节点Q(N)，且第四十一晶体管T41的栅极电性连接于第N+2级GOA单元的输出端G(N+2)，T41的源极电性连接于第二负电位VSS2。该时钟信号CK(M)包含四组时钟信号:第一时钟信号CK(I)、第二时钟信号CK (2)、第三时钟信号CK (3)、第四时钟信号CK (4)，而且时钟信号CK(M)的占空比设置需要不大于25/75，以确保第一节点Q(N)呈“凸”字形，优选的，该时钟信号CK(P)的波形占空比为25/75。
[0069]上述驱动扫描电路的工作原理如下:
[0070]该下拉维持电路部分600中，第五十一晶体管T51、第五十二晶体管T52、第五十三晶体管T53、第五十四晶体管T54四个晶体管构成的主反相器600a，作用是控制第三十二晶体管T32和第四十二晶体管T42两个晶体管。该辅助反相器700的作用是在作用期间提供给主反相器600a低电位，在非作用期间提供给主反相器600a —个适当的高电位来降低第五十四晶体管T54的漏电，以确保主反相器600a在非作用期间能够产生较高的电位。
[0071]具体地，在该辅助反相器700的作用期间，辅助反相器700经恒压高电位DCH与恒压低电位DCL高/低电压驱动后，第五十二晶体管T52被下拉至第一负电位VSSl，第七十四晶体管174、第七十二晶体管172在第一节点0(吣为高电位时开启并下拉恒压高电位DCH，导致第三节点K(N)为更低电位，第二节点P(N)也被下拉到一更低电位，即辅助反相器700在作用期间给主反相器600a提供了低电位，因而可以杜绝第三十二晶体管T32、第四十二晶体管T42因阈值电压较低或趋近于OV的物理特性所引发的漏电情况发生，确保该下拉维持电路部分600能够在作用期间正常拉低。
[0072]在该辅助反相器700的非作用期间，第五十二晶体管T52、第五十四晶体管T54、第七十二晶体管T72、第七十四晶体管T74均截止关闭。由于第五十四晶体管T54的栅极电性连接于第一节点Q(N)，源极电性连接于第三节点K(N)，该第五十四晶体管T54的栅极为负电位，源极为正电位，这样Vgs是一个相对来说非常负值的电位，可以将第五十四晶体管T54关闭得很好，减少它的漏电，即辅助反相器在非作用期间给主反相器提供了一个适当的高电位来降低第五十四晶体管T54的漏电，确保该下拉维持电路部分600在非作用期间处于较高的电位，有效维持第一节点Q(N)和输出端G(N)处于低电位。此外，在第三节点K(N)为高电位时，还存在电阻分压的功能，可以将第二节点P(N)的电位推得更高，因而可以稳定第二节点P(N)的电位。
[0073]请同时参阅图3，为本发明第一实施方式的用于氧化物半导体薄膜晶体管的扫描驱动电路的波形设置和关键节点的输出波形图。其中，STV是电路的启动信号；CK(I)-CK(4)是电路的时钟信号，可以看出这里示意的时钟信号波形的占空比为25/75，可以确保第一节点的Q(N)的信号输出波形呈“凸”字形。其它为电路关键节点产生的输出信号波形。由图可知:在扫描驱动电路的第一级联关系中的第一节点(Q(N))的信号输出第一波形呈“凸”字形，最后一级的级联关系中的所述第一节点(Q(N+2))的信号输出第二波形均呈“凸”字形，并且第一波形和第二波形交叠部分的对应的输出端G(N)正常输出。在非作用期间，第一级联关系中的第一节点(Q(N))的信号输出第一波形处于低电位，最后一级的级联关系中的所述第一节点(Q(N+2))的信号输出第二波形也处于低电位，此时，输出端G(N)处于低电位。
[0074]请参阅图4，为本发明第二实施方式中的用于氧化物半导体薄膜晶体管的扫描驱动电路的下拉维持电路的电路图，在本实施方式中，P = 5，S卩，五级GOA单元连接。在每一级连接关系中，同级别的主反相器600a与辅助反相器700连接共同形成对应的下拉维持电路600，且在三级连接关系中，形成三级的下拉维持电路共需要晶体管的数量为34个。但是，如图1所示的现有技术中的用于氧化物半导体薄膜晶体管的扫描驱动电路，其每一级连接关系中的下拉维持电路600均相同，都具有8个晶体管，则形成三级的下拉维持电路共需要晶体管的数量为40个。因此，通过本发明实施方式，在形成三级连接关系时，相应地减少了6个晶体管。
[0075]进一步地，该时钟信号CK(M)包含八组时钟信号:第一时钟信号(CK(I))、第二时钟信号(CK(2))、第三时钟信号(CK(3))、第四时钟信号(CK(4))、第五时钟信号(CK(5))、第六时钟信号(CK(6))、第七时钟信号(CK(7))、第八时钟信号(CK(8))。同样地，时钟信号CK(M)的占空比设置需要不大于25/75，以确保第一节点Q(N)呈“凸”字形，优选的，该时钟信号CK⑵的波形占空比为25/75。除此之外，图4与图2中具有相同标号部分的组成、连接关系、功用与操作原理相同，在此不再赘述。
[0076]请同时参阅图5，为本发明第一实施方式的用于氧化物半导体薄膜晶体管的扫描驱动电路的波形设置和关键节点的输出波形图。其中，STV是电路的启动信号；CK(I)-CK(4)是电路的时钟信号，可以看出这里示意的时钟信号波形的占空比为25/75，可以确保第一节点的Q(N)的信号输出波形呈“凸”字形。其它为电路关键节点产生的输出信号波形。由图可知:在扫描驱动电路的第一级联关系中的第一节点(Q(N))的信号输出第一波形呈“凸”字形，最后一级的级联关系中的所述第一节点(Q(N+2))的信号输出第二波形均呈“凸”字形，并且第一波形和第二波形交叠部分的对应的输出端G(N)正常输出。在非作用期间，第一级联关系中的第一节点(Q(N))的信号输出第一波形处于低电位，最后一级的级联关系中的所述第一节点(Q(N+4))的信号输出第二波形也处于低电位，此时，输出端G(N)处于低电位。
[0077]本发明提供了一种用于氧化物半导体薄膜晶体管的扫描驱动电路，该用于氧化物半导体薄膜晶体管的扫描驱动电路的下拉维持电路部分具有主反相器，还包括一个公共的辅助反相器，该辅助反相器能够与每个主反相器连接形成对应的下拉维持电路部分，能够实现多级GOA电路的下拉维持电路的共享，从而减少TFT元件的数量，以减少GOA版图空间和降低电路功耗。
[0078]以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的【技术领域】，均同理包括在本发明的专利保护范围内。
【权利要求】
1.一种用于氧化物半导体薄膜晶体管的扫描驱动电路，所述电路包括级联的P个GOA单元，每个GOA单元包括上拉控制部分、上拉部分、下传部分、第一下拉部分、自举电容部分和主反相器部分；其特征在于，所述电路还包括辅助反相器，每级连接关系中的所述主反相器部分与所述辅助反相器连接形成对应的所述GOA单元的下拉维持部分；设定P、N均为正整数，且N < P ;其中，第N级连接关系中，所述主反相器部分包括: 第五十一晶体管(T51)，栅极与漏极均电性连接于恒压高电位(DCH)，源极电性连接于第四节点(S(N)); 第五十二晶体管(T52)，栅极电性连接于第一节点(Q (N))，漏极电性连接于所述第四节点(S(N))，源极电性连接于第一负电位(VSSl)； 第五十三晶体管(T53)，栅极电性连接于所述第四节点(S (N))，漏极电性连接于所述恒压高电位(DCH)，源极电性连接于第二节点(P(N))； 第五十四晶体管(T54)，栅极电性连接于所述第一节点(Q (N))，漏极电性连接于所述第二节点(P(N))，源极电性连接于第三节点(K)； 所述辅助反相器包括: 第七十三晶体管(T73)，栅极与第I级连接关系中的所述主反相器的第四节点(S(I))电性连接，漏极电性连接于恒压高电位(DCH); 第七十四晶体管(T74)，栅极与最后一级连接关系中的所述主反相器的第四节点(S(P))电性连接，漏极电性连接于所述第三节点(K)，源极电性连接于所述第七十三晶体管(T73)的源极； 第七十五晶体管(T75)，栅极与第I级连接关系中的所述主反相器的第一节点(Q(I))电性连接，漏极电性连接于所述第三节点(K)，源极电性连接于恒压低电位(DCL); 第七十六晶体管(T76)，栅极与最后一级连接关系中的所述主反相器的第一节点(Q(P))电性连接，漏极电性连接于所述恒压低电位(DCL)，源极电性连接所述第三节点
2.根据权利要求1所述用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，第N级连接关系中，所述上拉部分包括第二十一晶体管(T21)，所述第二十一晶体管(T21)的栅极电性连接于第一节点(Q(N))，漏极电性连接于时钟信号(CK(η))，源极电性连接于输出端(G(N))； 所述下传部分包括第二十二晶体管(Τ22)，所述第二十二晶体管(Τ22)的栅极电性连接于第一节点(Q(N))，漏极电性连接于时钟信号(CK(M))，源极电性连接于驱动输出端(ST(N))； 所述自举电容部分包括一电容(Cb)，所述电容(Cb)的一端电性连接于第一节点(Q(N))，另一端电性连接于输出端(G(N))。
3.如权利要求2所述的用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，所述时钟信号(CK(M))的波形占空比不大于25/75。
4.如权利要求2所述的用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，所述时钟信号(CK(M))的波形占空比等于25/75。
5.如权利要求2、3或4任一项所述的用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，当P = 3时，所述时钟信号(CK(M))包含四组时钟信号:第一时钟信号(CK(I))、第二时钟信号(CK(2))、第三时钟信号(CK(3))、第四时钟信号(CK(4))。
6.如权利要求2、3或4任一项所述的用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，当P = 5时，所述时钟信号(CK(M))包含八组时钟信号:第一时钟信号(CK(I))、第二时钟信号(CK(2))、第三时钟信号(CK(3))、第四时钟信号(CK(4))、第五时钟信号(CK (5))、第六时钟信号(CK (6))、第七时钟信号(CK (7))、第八时钟信号(CK (8))。
7.如权利要求1所述的用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，在所述扫描驱动电路的第一级联关系中的所述第一节点(Q(D)的信号输出第一波形呈“凸”字形，最后一级的级联关系中的所述第一节点(Q(P))的信号输出第二波形均呈“凸”字形，并根据所述第一波形和第二波形交叠部分对应的信号控制所述辅助反相器。
8.根据权利要求1所述用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，所述扫描驱动电路采用的级传方式是第N-2级传给第N级。
9.根据权利要求1所述用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，所述扫描驱动电路的第一级连接关系中，第十一晶体管(Tll)的栅极和漏极电性连接于电路的启动信号端(STV)。
10.如权利要求1所述的用于氧化物半导体薄膜晶体管的扫描驱动电路，其特征在于，所述扫描驱动电路的最后一级连接关系中，第四十一晶体管(T41)的栅极电性连接于电路的启动信号端(STV)。
【文档编号】G09G3/36GK104505050SQ201410856660
【公开日】2015年4月8日 申请日期:2014年12月31日 优先权日:2014年12月31日
【发明者】戴超 申请人:深圳市华星光电技术有限公司