使第一晶体管614及第四晶体管620导通以至少对第一存储电路610的数据保 持部写入数据时，需要使第二存储电路612所包括的第七晶体管626及第八晶体管628关 闭。注意，当使第一晶体管614及第四晶体管620导通以从第一存储电路610的数据保持 部读出数据时，第二存储电路612所包括的第七晶体管626及第八晶体管628也可以都为 关闭或导通。
[0283] 在停止对存储元件608的电力供应的情况下，在即将停止对存储元件608的电力 供应之前，配置在第一存储电路610的数据保持部与第二存储电路612的数据保持部之间 的晶体管（即，第七晶体管626及第八晶体管628)关闭，以便保持在第二存储电路612中 的数据成为非易失性。在即将停止对易失性存储器的电力供应之前使第七晶体管626及第 八晶体管628关闭的手段可以安装在第一驱动电路604及第二驱动电路606中，或者也可 以设置在控制这些驱动电路的另一个控制电路中。
[0284] 注意，在此，配置在第一存储电路610的数据保持部与第二存储电路612的数据保 持部之间的第七晶体管626及第八晶体管628中的哪一个导通或关闭可以按每个存储元件 决定，或者在存储元件部602分为几个块的情况下也可以按每个块决定。
[0285] 当第一存储电路610作为SRAM工作时，配置在第一存储电路610的数据保持部与 第二存储电路612的数据保持部之间的晶体管关闭；由此，数据可以保持在第一存储电路 610中而在第二存储电路612所包括的第一电容器648及第二电容器650中不储存电荷。 因此，存储元件608可以高速工作。
[0286] 在本发明的一个方式的存储装置600中，在停止对存储装置600的电力供应（截 断存储装置600的电源）之前，只有最后重写数据的存储元件608中的配置在第一存储电 路610的数据保持部与第二存储电路612的数据保持部之间的晶体管也可以导通。此时， 最后重写数据的存储元件608的地址优选储存在外部存储器中，在此情况下，可以顺利地 储存数据。
[0287] 注意，本发明的一个方式的半导体存储装置的驱动方法不局限于上述说明。
[0288] 如上所述，存储装置600可以高速工作。因为只有由一部分的存储元件进行数据 存储，所以可以降低耗电量。
[0289] 虽然在此使用了 SRAM作为易失性存储器，但是本发明的一个方式并不局限于此， 也可以使用其他的易失性存储器。
[0290] 〈CPU〉 图24A至24C是示出至少部分包括上述晶体管或半导体存储装置的CPU的具体结构的 方框图。
[0291] 图24A所示的CPU在衬底1190上包括算术逻辑单元（ALU :arithmetic logic unit) 1191、ALU控制器1192、指令解码器1193、中断控制器1194、定时控制器1195、寄存器 1196、寄存器控制器1197、总线接口 1198、可改写的R0M1199以及ROM接口 1189。使用半导 体衬底、SOI衬底或玻璃衬底等作为衬底1190。R0M1199和ROM接口 1189也可以设置在不 同的芯片上。当然，图24A所示的CPU只是其结构被简化的例子，实际上的CPU根据其用途 可以具有多种结构。
[0292] 输入到CPU的指令通过总线接口 1198输入到指令解码器1193且被解码，然后输 入到ALU控制器1192、中断控制器1194、寄存器控制器1197和定时控制器1195。
[0293] 根据被解码的指令，ALU控制器1192、中断控制器1194、寄存器控制器1197、定时 控制器1195进行各种控制。具体而言，ALU控制器1192产生用来控制ALU1191的工作的信 号。另外，在CPU执行程序时，中断控制器1194根据其优先度或掩码的状态而处理来自外 部输入/输出装置或外围电路的中断要求。寄存器控制器1197产生寄存器1196的地址， 并根据CPU的状态从/对寄存器1196读出/写入数据。
[0294] 定时控制器1195产生用来控制ALU119UALU控制器1192、指令解码器1193、中断 控制器1194以及寄存器控制器1197的工作定时的信号。例如，定时控制器1195具备基于 基准时钟信号CLK1产生内部时钟信号CLK2的内部时钟产生部，且将内部时钟信号CLK2供 应给上述电路。
[0295] 在图24A所示的CPU中，存储单元设置在寄存器1196中。作为寄存器1196的存 储单元，可以使用上述晶体管。
[0296] 在图24A所示的CPU中，寄存器控制器1197根据来自ALU1191的指示选择寄存器 1196中的保持工作。就是说，寄存器控制器1197在寄存器1196所包括的存储单元中选择 通过触发器及电容器中的哪一个保持数据。当通过触发器的数据保持被选择时，电源电压 供应给寄存器1196中的存储单元。当通过电容器的数据保持时，进行对电容元件的数据改 写，而可以停止对寄存器1196内的存储单元的电源电压的供应。
[0297] 如图24B或图24C所示，通过在存储单元群与被供应高电源电位VDD或低电源电 位VSS的节点之间设置开关元件，可以停止电源供应。以下说明图24B和24C所示的电路。
[0298] 在图24B和24C是使用上述晶体管作为控制对存储单元供应电源电位的开关元件 的存储装置。
[0299] 图24B所示的存储装置包括开关元件1141以及具有多个存储单元1142的存储单 元群1143。具体而言，作为各存储单元1142,可以使用上述晶体管。存储单元群1143所包 括的各存储单元1142通过开关元件1141被供应高电源电位VDD。并且，存储单元群1143 所包括的各存储单元1142被供应信号IN的电位和低电源电位VSS的电位。
[0300] 在图24B中，使用上述晶体管中的任一个作为开关元件1141，该晶体管的开关由 供应给其栅电极层的信号SigA控制。
[0301] 此外，图24B示出开关元件1141只具有一个晶体管的结构；但是，没有特别的限 制，开关元件1141也可以具有多个晶体管。开关元件1141也可以具有多个晶体管。在开 关元件1141具有多个用作开关元件的晶体管的情况下，该多个晶体管可以互相并联连接， 可以互相串联连接，或者也可以组合并联连接和串联连接。
[0302] 虽然在图24B中开关元件1141控制对存储单元群1143所包含的各存储单元1142 的高电源电位VDD的供应，但是开关元件1141也可以控制低电源电位VSS的供应。
[0303] 在图24C中，示出存储装置的例子，其中存储单元群1143所具有的各存储单元 1142通过开关元件1141被供应低电源电位VSS。对存储单元群1143所具有的各存储单元 1142的低电源电位VSS的供应可以由开关元件1141控制。
[0304] 当开关元件设置在存储单元群与被施加高电源电位VDD或低电源电位VSS的节点 之间时，即使在CPU的工作暂时停止并且电源电压的供应停止的情况下，也可以保持数据； 由此，可以降低耗电量。具体而言，例如，在个人计算机的使用者对键盘等输入装置不输入 数据的期间中，可以停止CPU的工作，由此可以降低耗电量。
[0305] 虽然作为例子显示了 CPU，但是上述晶体管也可以应用于数字信号处理器（DSP : digital signal processor)、定制 LSI、现场可编程门阵列（FPGA:field programmable gate array)等的 LSI。
[0306] 〈设置例子〉 在图25A的电视装置8000中，显示部8002组装在框体8001中。显示部8002显示影 像，扬声器部8003可以输出声音。
[0307] 电视装置8000也可以设置有接收机及调制解调器等。通过利用接收机，电视装置 8000可以接收一般的电视广播。再者，当电视装置8000通过调制解调器以有线或无线连接 方式与通信网络连接时，也可以进行单向（从发送者到接收者）或双向（发送者和接收者 之间或接收者之间等）的数据通信。
[0308] 此外，电视装置8000也可以具备用来进行信息通信的CPU或存储器。上述显示装 置、存储器或CPU可以用于电视装置8000。
[0309] 在图25A中，警报装置8100是住宅用火灾警报器，该警报器包括检测部以及微型 计算机8101。微型计算机8101包括使用上述晶体管的CPU。
[0310] 在图25A中，使用上述晶体管的CPU包括在具有室内机8200及室外机8204的空 调器中。具体而言，室内机8200具有框体8201、送风口 8202、CPU8203等。虽然在图25A中 CPU8203设置在室内机8200中，但是CPU8203也可以设置在室外机8204中。或者，CPU8203 也可以设置在室内机8200和室外机8204的双方中。当空调器包括使用上述晶体管的CPU 时，可以实现空调器的低功耗化。
[0311] 在图25A中，电冷藏冷冻箱8300包括使用上述晶体管的CPU。具体而言，电冷藏 冷冻箱8300包括框体8301、冷藏室门8302、冷冻室门8303及CPU8304等。在图25A中， CPU8304设置在框体8301内。当电冷藏冷冻箱8300包括使用上述晶体管的CPU时，可以实 现电冷藏冷冻箱8300的低功耗化。
[0312] 图25B及25C示出电动汽车的例子。电动汽车9700安装有二次电池9701。二次 电池9701的电力输出由控制电路9702调整并且该电力供应给驱动装置9703。控制电路 9702由具有未图示的ROM、RAM、CPU等的处理装置9704控制。当电动汽车9700包括使用 上述晶体管的CPU时，可以实现电动汽车9700的低功耗化。
[0313] 驱动装置9703包括直流电动机或交流电动机的单体、或者与内燃机组合而成的。 处理装置9704基于驾驶员的操作数据（例如，加速、减速、停止）、电动汽车9700的行车中 的数据（例如，爬坡、下坡数据，或者行车中的负荷数据）等的输入数据而向控制电路9702 输出控制信号。控制电路9702根据处理装置9704的控制信号调整从二次电池9701供应 的电能，来控制驱动装置9703的输出。在安装有交流电动机的情况下，虽然未图示，但是还 安装有将直流转换为交流的逆变器。
[0314] 本实施方式描述了基本原理的一个例子。因此，本实施方式的一部分或全部可以 自由地组合于、应用于或替换为其他实施方式的一部分或全部。 附图标记说明
[0315] 100 :颗粒、120 :离子、130 :区域、150 :衬底、160 :垫板、170a :磁体、170b :磁体、 170c :磁体、180 :祀材、185 :劈开面、190 :磁力线、200 :衬底、202 :基底绝缘膜、204 :栅电 极、206 :氧化物半导体膜、212 :栅极绝缘膜、216a :源电极、216b :漏电极、218 :保护绝缘 膜、226a :布线、226b :布线、300 :衬底、304 :栅电极、306 :氧化物半导体膜、312 :栅极绝缘 膜、316a :源电极、316b :漏电极、318 :保护绝缘膜、326a :布线、326b :布线、500 :存储单元、 511 :晶体管、512 :晶体管、513 :晶体管、514 :电容器、600 :存储装置、602 :存储元件部、 604 :驱动电路、606 :驱动电路、608 :存储元件、610 :存储电路、612 :存储电路、614 :晶体 管、616 :晶体管、618 :晶体管、620 :晶体管、622 :晶体管、624 :晶体管、626 :晶体管、628 :晶 体管、630 :端子、632 :端子、634 :端子、636 :端子、638 :端子、640 :数据保持部、642 :数据保 持部、644 :数据保持部、646 :数据保持部、648 :电容器、650 :电容器、700 :衬底、719 :发光 元件、720 :绝缘膜、721 :绝缘膜、731 :端子、732 :FPC、733a :布线、734 :密封材料、735 :驱 动电路、736 :驱动电路、737 :像素、741 :晶体管、742 :电容器、743 :开关元件、744 :信号线、 750 :像素、751 :晶体管、752 :电容器、753 :液晶元件、754 :扫描线、755 :信号线、781 :电极、 782 :发光层、783 :电极、784 :隔离壁、791 :电极、792 :绝缘膜、793 :液晶层、794 :绝缘膜、 795 :间隔物、796 :电极、797 :衬底、1141 :开关元件、1142 :存储单元、1143 :存储单元群、 1189 :ROM 接口、1190 :衬底、1191 :ALU、1192 :ALU 控制器、1193 :指令解码器、1194 :中断控 制器、1195 :定时控制器、1196 :寄存器、1197 :寄存器控制器、1198 :总线接口、1199 :ROM、 8000 :电视装置、8001 :框体、8002 :显示部、8003 :扬声器部、8100 :警报装置、8101 :微型计 算机、8200 :室内机、8201 :框体、8202 :送风口、8203 :CPU、8204 :室外机、8300 :电冷藏冷冻 箱、8301 :框体、8302 :冷藏室门、8303 :冷冻室门、8304 :CPU、9700 :电动汽车、9701 :二次电 池、9702 :控制电路、9703 :驱动装置、9704 :处理装置 本申请基于2013年6月19日向日本专利局提交的日本专利申请第2013-128481号， 其全部内容通过引用纳入本文。
【主权项】
1. 一种氧化物半导体膜，包括： 多个平板状的粒子，该多个平板状的粒子的每一个包括铟、镓、锌以及氧， 其中，所述多个平板状的粒子不规则地配置。2. 根据权利要求1所述的氧化物半导体膜，其中在使用透射电子显微镜时不能观察到 所述氧化物半导体膜中的晶界。3. 根据权利要求1所述的氧化物半导体膜，其中所述多个平板状的粒子的每一个具有 大于或等于〇. 5nm且小于或等于0. 9nm的厚度及大于或等于lnm且小于或等于3nm的圆当 量直径。4. 根据权利要求1所述的氧化物半导体膜，其中所述多个平板状的粒子的每一个具有 原子排列的周期性。5. 根据权利要求1所述的氧化物半导体膜，其中在所述氧化物半导体膜的纳米束电子 衍射图案中观察到多个分布为圆周状的斑点。6. 根据权利要求5所述的氧化物半导体膜，其中电子束的探测直径大于或等于lnm且 小于或等于30nm。7. -种半导体装置，包括： 栅电极； 氧化物半导体膜； 所述栅电极与所述氧化物半导体膜之间的栅极绝缘层；以及 与所述氧化物半导体膜电连接的源电极及漏电极， 其中，所述氧化物半导体膜包括多个平板状的粒子，该多个平板状的粒子的每一个具 有包含镓原子、锌原子以及氧原子的层设置在包含铟原子及氧原子的层之上及下的结构， 并且，所述多个平板状的粒子不规则地配置。8. 根据权利要求7所述的半导体装置，其中在使用透射电子显微镜时不能观察到所述 氧化物半导体膜中的晶界。9. 根据权利要求7所述的半导体装置，其中所述多个平板状的粒子的每一个具有大于 或等于0. 5nm且小于或等于0. 9nm的厚度及大于或等于lnm且小于或等于3nm的平面的圆 当量直径。10. 根据权利要求7所述的半导体装置，其中所述多个平板状的粒子的每一个具有原 子排列的周期性。11. 根据权利要求7所述的半导体装置，其中在所述氧化物半导体膜的纳米束电子衍 射图案中观察到多个分布为圆周状的斑点。12. 根据权利要求11所述的半导体装置，其中电子束的探测直径大于或等于lnm且小 于或等于30nm。13. -种氧化物半导体膜的形成方法，包括如下步骤： 使多个平板状的粒子从包含铟、镓以及锌的靶材剥离，其中所述多个平板状的粒子的 每一个包含铟、镓、锌以及氧；以及 使所述多个平板状的粒子不规则地沉积在衬底上。14. 根据权利要求13所述的氧化物半导体膜的形成方法，其中所述衬底的温度为高于 或等于15°C且低于或等于35°C。15. 根据权利要求13所述的氧化物半导体膜的形成方法，其中所述包含铟、镓以及锌 的革巴材的组成式为InGaZn04。16. 根据权利要求13所述的氧化物半导体膜的形成方法，其中通过使离子碰撞到所述 靶材，引起所述多个平板状的粒子的剥离。
【专利摘要】为了提供一种结晶氧化物半导体膜，使离子碰撞到包含结晶In-Ga-Zn氧化物的靶材，来使平板状的In-Ga-Zn氧化物剥离，在该平板状的In-Ga-Zn氧化物中，依次层叠有包含镓原子、锌原子及氧原子的第一层、包含铟原子及氧原子的第二层以及包含镓原子、锌原子及氧原子的第三层；该平板状的In-Ga-Zn氧化物在保持结晶性的状态下不规则地沉积在衬底上。
【IPC分类】C23C14/34, C23C14/08, H01L29/786, G02F1/1368, H01L21/336
【公开号】CN105324509
【申请号】CN201480035052
【发明人】山崎舜平
【申请人】株式会社半导体能源研究所
【公开日】2016年2月10日
【申请日】2014年6月13日
【公告号】US9287352, US20140374743, US20160149048, WO2014203984A1